GW48系列EDA實驗開發(fā)系統(tǒng)使用說明.doc

《GW48系列EDA實驗開發(fā)系統(tǒng)使用說明.doc》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。

1、GW48系列EDA實驗開發(fā)系統(tǒng)使用說明一、GW48教學(xué)實驗系統(tǒng)原理與使用介紹1、GW48系統(tǒng)使用注意事項------------------------12、GW48系統(tǒng)主板結(jié)構(gòu)與使用方法------------------1二、實驗電路結(jié)構(gòu)1．實驗電路信號資源符號圖說明-----------------72、各實驗電路結(jié)構(gòu)圖特點與適用范圍簡述---------83、實驗電路結(jié)構(gòu)圖-----------------------------9三、GW48CK/GK/PK系統(tǒng)（萬能接插口與結(jié)構(gòu)圖信號

2、/與芯片引腳對照表---------18摘自:杭州康芯電子有限公司《GW48系列實驗開發(fā)系統(tǒng)詳細使用說明》一、GW48教學(xué)實驗系統(tǒng)原理與使用介紹1、GW48系統(tǒng)使用注意事項a：閑置不用GW48EDA/SOC系統(tǒng)時，關(guān)閉電源，拔下電源插頭！??！b：EDA軟件安裝方法可參見光盤中相應(yīng)目錄中的中文README.TXT；詳細使用方法可參閱本書或《EDA技術(shù)實用教程》、或《VHDL實用教程》中的相關(guān)章節(jié)。c：在實驗中，當(dāng)選中某種模式后，要按一下右側(cè)的復(fù)位鍵，以使系統(tǒng)進入該結(jié)構(gòu)模式工作。d：換目標芯片時要特

3、別注意，不要插反或插錯，也不要帶電插拔，確信插對后才能開電源。其它接口都可帶電插拔（當(dāng)適配板上的10芯座處于左上角時，為正確位置）。e：對工作電源為5V的CPLD（如1032E/1048C、95108或7128S等）下載時。最好將系統(tǒng)的電路“模式”切換到“b”，以便使工作電壓盡可能接近5V。g:GW48詳細使用方法可參見《EDA技術(shù)實用教程》配套教學(xué)軟件*.ppt。h:主板左側(cè)3個開關(guān)默認向下，但靠右的開關(guān)必須打向上（DLOAD），才能下載。i:跳線座“SPS”默認向下短路（PIO48）；右側(cè)開

4、關(guān)默認向下（TOMCU）。j:左下角撥碼開關(guān)除第4檔“DS8使能”向下?lián)埽?數(shù)碼管顯示使能）外，其余皆默認向上撥。2、GW48系統(tǒng)主板結(jié)構(gòu)與使用方法附圖1-1B、GW48-GK/PK系統(tǒng)目標板插座引腳信號圖附圖1-1A為GW48-CK型EDA實驗開發(fā)系統(tǒng)的主板結(jié)構(gòu)圖（GW48-GK/PK型未畫出，具體結(jié)構(gòu)說明應(yīng)該參考實物主板），該系統(tǒng)的實驗電路結(jié)構(gòu)是可控的。即可通過控制接口鍵SW9，使之改變連接方式以適應(yīng)不同的實驗需要。因而，從物理結(jié)構(gòu)上看，實驗板的電路結(jié)構(gòu)是固定的，但其內(nèi)部的信息流在主控器的控

5、制下，電路結(jié)構(gòu)將發(fā)生變化。這種“多任務(wù)重配置”設(shè)計方案的目的有3個：1.適應(yīng)更多的實驗與開發(fā)項目；2.適應(yīng)更多的PLD公司的器件；3.適應(yīng)更多的不同封裝的FPGA和CPLD器件。系統(tǒng)板面主要部件及其使用方法說明如下（請參看相應(yīng)的實驗板板面和附圖1-1A）。附表1-1在線編程坐各引腳與不同PLD公司器件編程下載接口說明PLD公司LATTICEALTERA/ATMELXILINXVANTIS編程座引腳IspLSICPLDFPGACPLDFPGACPLDTCK(1)SCLKTCKDCLKTCKCCLK

6、TCKTDO(3)MODETDOCONF_DONETDODONETMSTMS(5)ISPENTMSnCONFIGTMS/PROGRAMENABLEnSTA(7)SDOnSTATUSTDOTDI(9)SDITDIDATA0TDIDINTDISEL0GNDVCC*VCC*GNDGNDVCC*SEL1GNDVCC*VCC*VCC*VCC*GND以下是對GW48系統(tǒng)主板功能塊的注釋，但請注意，有的功能塊僅GW48-GK獲GW48-PK系統(tǒng)存在：（1）SW9：按動該鍵能使實驗板產(chǎn)生12種不同的實驗電路結(jié)構(gòu)

7、。這些結(jié)構(gòu)如第二節(jié)的13張實驗電路結(jié)構(gòu)圖所示。例如選擇了“NO.3”圖，須按動系統(tǒng)板上的SW9鍵，直至數(shù)碼管SWG9顯示“3”，于是系統(tǒng)即進入了NO.3圖所示的實驗電路結(jié)構(gòu)。（2）B2：這是一塊插于主系統(tǒng)板上的目標芯片適配座。對于不同的目標芯片可配不同的適配座?？捎玫哪繕诵酒壳案綀D1-1AGW48-CK實驗開發(fā)系統(tǒng)的板面結(jié)構(gòu)圖世界上最大的六家FPGA/CPLD廠商幾乎所有CPLD、FPGA和所有ispPAC等模擬EDA器件。第三節(jié)的表中已列出多種芯片對系統(tǒng)板引腳的對應(yīng)關(guān)系，以利在實驗時經(jīng)常

8、查用。（3）J3B/J3A：如果僅是作為教學(xué)實驗之用，系統(tǒng)板上的目標芯片適配座無須拔下，但如果要進行應(yīng)用系統(tǒng)開發(fā)、產(chǎn)品開發(fā)、電子設(shè)計競賽等開發(fā)實踐活動，在系統(tǒng)板上完成初步仿真設(shè)計后，就有必要將連有目標芯片的適配座拔下插在自己的應(yīng)用系統(tǒng)上（如GWDVP板）進行調(diào)試測試。為了避免由于需要更新設(shè)計程序和編程下載而反復(fù)插拔目標芯片適配座，GW48系統(tǒng)設(shè)置了一對在線編程下載接口座：J3A和J3B。此接口插座可適用于不同的FPGA/CPLD（注意，1、此接口僅適用于5V工作電源的FPGA和CPLD；2、5V