資源描述：
《基于FPGA的頻率測量儀設(shè)計-論文.pdf》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、第５期微處理機(jī)Ｎｏ．５２０１４年１０月ＭＩＣＲＯＰＲＯＣＥＳＳＯＲＳＯｃｔ．，２０１４基于ＦＰＧＡ的頻率測量儀設(shè)計李鑫彪，王笑怡（中國電子科技集團(tuán)公司第四十七研究所，沈陽１１００３２）摘要：隨著可編程器件的快速發(fā)展，ＦＰＧＡ已經(jīng)廣泛應(yīng)用在各個領(lǐng)域。由于其性能的穩(wěn)定性和設(shè)計的靈活性，因此本設(shè)計也采用了ＦＰＧＡ為主控單元，實現(xiàn)了用于測量信號頻率的頻率測量儀。在保證精度的基礎(chǔ)上，用Ｖｅｒｉｌｏｇ硬件描述語言制定了三個模塊，以實現(xiàn)系統(tǒng)的整體功能，并對系統(tǒng)實現(xiàn)的整體功能進(jìn)行了仿真驗證。關(guān)鍵詞：現(xiàn)場可編程門陣列；頻率測量儀；高精度；高速度ＤＯＩ編碼：１０．３９６９／ｊ．ｉｓｓｎ．１００２－２２
2、７９．２０１４．０５．００２中圖分類號：ＴＮ４９２文獻(xiàn)標(biāo)識碼：Ａ文章編號：１００２－２２７９（２０１４）０５－０００５－０３ＤｅｓｉｇｎｏｆＦｒｅｑｕｅｎｃｙＭｅａｓｕｒｅｍｅｎｔＩｎｓｔｒｕｍｅｎｔＢａｓｅｄｏｎＦＰＧＡＬＩＸｉｎ－ｂｉａｏ，ＷＡＮＧＸｉａｏ－ｙｉ（Ｔｈｅ４７ｔｈＲｅｓｅａｒｃｈＩｎｓｔｉｔｕｔｅｏｆＣｈｉｎａＥｌｅｃｔｒｏｎｉｃｓＴｅｃｈｎｏｌｏｇｙＧｒｏｕｐＣｏｒｐｏｒａｔｉｏｎ，Ｓｈｅｎｙａｎｇ１１００３２，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ｗｉｔｈｔｈｅｒａｐｉｄｄｅｖｅｌｏｐｍｅｎｔｏｆｔｈｅｐｒｏｇｒａｍｍａｂｌｅｄｅｖｉｃｅｓ，ＦＰＧＡｈａｓｂｅｅｎｗｉ
3、ｄｅｌｙｕｓｅｄｉｎｖａｒｉｏｕｓｆｉｅｌｄｓ．Ａｓｉｔｓｓｔａｂｉｌｉｔｙｏｆｔｈｅｐｅｒｆｏｒｍａｎｃｅａｎｄｆｌｅｘｉｂｉｌｉｔｙｏｆｔｈｅｄｅｓｉｇｎ，ＦＰＧＡｉｓａｌｓｏｕｓｅｄａｓｔｈｅｍａｉｎｃｏｎｔｒｏｌｕｎｉｔｉｎｔｈｅｓｙｓｔｅｍｔｏｄｅｓｉｇｎｔｈｅｆｒｅｑｕｅｎｃｙｍｅａｓｕｒｅｍｅｎｔｉｎｓｔｒｕｍｅｎｔｆｏｒｍｅａｓｕｒｉｎｇｔｈｅｓｉｇｎａｌｆｒｅｑｕｅｎｃｙ．Ｉｎｏｒｄｅｒｔｏｇｕａｒａｎｔｅｅｔｈｅａｃｃｕｒａｃｙ，Ｖｅｒｉｌｏｇｈａｒｄｗａｒｅｄｅｓｃｒｉｐｔｉｏｎｌａｎｇｕａｇｅｉｓｕｓｅｄｔｏｄｅｖｅｌｏｐｔｈｒｅｅｍｏｄｕｌｅｓｔｏａｃｈｉ
4、ｅｖｅｔｈｅｏｖｅｒａｌｌｆｕｎｃｔｉｏｎｏｆｔｈｅｓｙｓｔｅｍ，ａｎｄｔｈｅｓｉｍｕｌａｔｉｏｎｉｓｃｏｎｄｕｃｔｅｄｔｏｔｈｅｆｕｎｃｔｉｏｎｓｍｅｎｔｉｏｎｅｄａｂｏｖｅ．Ｋｅｙｗｏｒｄｓ：ＦＰＧＡ；Ｆｒｅｑｕｅｎｃｙｍｅａｓｕｒｅｍｅｎｔｉｎｓｔｒｕｍｅｎｔ；Ｈｉｇｈｐｒｅｃｉｓｉｏｎ；Ｈｉｇｈｓｐｅｅｄ１引言２設(shè)計原理頻率是各種信號源的一個重要物理量，是電子、頻率計的測量原理：給定一個閘門時間和一個通信等領(lǐng)域的一個重要研究對象，其大小和穩(wěn)定性已知頻率的標(biāo)準(zhǔn)信號，在給定的閘門時間Ｔ內(nèi)，分往往可以決定一個器件或者整個系統(tǒng)的性能。因別測量標(biāo)準(zhǔn)脈沖信號的個數(shù)Ｎｘ和要被測量信號的此
5、，用一種簡單有效且精度較高的方法來測量一個Ｎｂ脈沖數(shù)Ｎｂ，則：被測信號的頻率為ｆｂ＝ｆｘ，其中ｆｘ信號的頻率是檢測一個信號頻率能否達(dá)到要求的一Ｎｘ項重要工作，對單獨某個器件或者整個系統(tǒng)性能的為標(biāo)準(zhǔn)脈沖信號頻率。在忽略標(biāo)準(zhǔn)脈沖信號頻率ｆｘ穩(wěn)定性起到了有力的保障作用。的誤差情況下，可能產(chǎn)生的誤差為：δ＝｜ｆ′ｂ－ｆｂ｜／選用ＦＰＧＡ作為頻率測量儀的主控單元，是因ｆｂｅ×１００％，其中ｆｂｅ為被測信號頻率的真實值，δ＝為ＦＰＧＡ具有豐富的邏輯單元和ＩＯ口，系統(tǒng)可以方｜ΔＮｘ｜／Ｎｘ１／Ｎｘ＝１／Ｔ×ｆｘ。由上式可見，測量的精便地進(jìn)行功能擴(kuò)展，且其設(shè)計靈活方便，可以采用度與閘門時間和標(biāo)準(zhǔn)
6、信號的頻率成反比，閘門時間Ｃ／Ｃ＋＋或ＶｅｒｉｌｏｇＨＤＬ／ＶＨＤＬ進(jìn)行程序或元器件的越長，標(biāo)準(zhǔn)信號的頻率越高，則誤差就越小。編寫和修改。此外，采用ＦＰＧＡ設(shè)計可以使整個系標(biāo)準(zhǔn)信號的頻率為１００ＭＨｚ時，閘門時間和系統(tǒng)采用純硬件結(jié)構(gòu)，大大提高了系統(tǒng)的時實性。統(tǒng)測量精度之間的關(guān)系如下：作者簡介：李鑫彪（１９８９－），男，黑龍江省七臺河市人，碩士研究生，主研方向：嵌入式系統(tǒng)的設(shè)計及其應(yīng)用。收稿日期：２０１３－８－８·６·微處理機(jī)２０１４年表１閘門時間與精度的對應(yīng)關(guān)系３ＦＰＧＡ模塊及其整體設(shè)計閘門時間（ｓ）０．０１０．１１－６－７－８精度１０１０１０設(shè)計總體分為三個部分，分別為計數(shù)部分可
7、見，標(biāo)頻在１００ＭＨｚ，閘門時間為０．０１ｓ時，測ｐａｒｔ１，寄存器部分ｂｕｆｆｅｒ和數(shù)據(jù)選擇部分ｃｈｏｓｅ，總量精度就可達(dá)到１０－６。而標(biāo)準(zhǔn)信號的頻率在ＦＰＧＡ體結(jié)構(gòu)如圖１所示。設(shè)計為雙頻率測量儀，可以同中通過鎖相環(huán)技術(shù)很容易達(dá)到１００ＭＨｚ，因此整個時測量兩路信號頻率，如果需要可以通過增加計數(shù)系統(tǒng)的測量精度很容易就可以達(dá)到很高。部分ｐａｒｔ１來增加測量信號的個數(shù)。圖１系統(tǒng)的整體結(jié)構(gòu)３．２計數(shù)部分ｐａｒｔ１ａｄｄ值選擇不同的輸出值。當(dāng)ｓｅｌ、ｒｄ其中有一個不ｐｉｎ＿
