微處理器外部結構和總線操作時序課件.ppt

《微處理器外部結構和總線操作時序課件.ppt》由會員上傳分享，免費在線閱讀，更多相關內容在教育資源-天天文庫。

1、第五章微處理器外部結構和總線操作時序主要內容：5.18086/8088CPU的引腳功能5.28086/8088總線構成（兩種模式）5.28086/8088系統(tǒng)總線時序1.時序基本概念指令周期：執(zhí)行一條指令的時間?？偩€周期：CPU從存儲器或I/O端口讀寫一個字節(jié)（字）的時間。時鐘周期：CPU的基本時間單位。T狀態(tài)：一個基本時鐘周期又稱T狀態(tài)?；究偩€周期：4個T狀態(tài)T1狀態(tài)：A19—A0上是地址信息，出現ALE信號后，將地址鎖存到地址鎖存器（8282）。T2狀態(tài)：地址信息消失，A19-A16從地址信息變?yōu)闋顟B(tài)信息S6-

2、S3。5.38086/8088系統(tǒng)總線時序28086的總線時序時序（Timing）是指信號高低電平（有效或無效）變化及相互間的時間順序關系?？偩€時序描述CPU引腳如何實現總線操作CPU時序決定系統(tǒng)各部件間的同步和定時什么是總線操作？2.8086的總線時序（續(xù)1）總線操作是指CPU通過總線對外的各種操作8086的總線操作主要有：存儲器讀、I/O讀操作存儲器寫、I/O寫操作中斷響應操作總線請求及響應操作CPU正在進行內部操作、并不進行實際對外操作的空閑狀態(tài)Ti什么是總線周期？2.8086的總線時序（續(xù)2）總線周期是指CP

3、U通過總線操作與外部（存儲器或I/O端口）進行一次數據交換的時間指令周期是指一條指令經取指、譯碼、讀寫操作數到執(zhí)行完成的過程8086的基本總線周期需要4個時鐘周期2個時鐘周期編號為T1、T2、T3和T4總線周期中的時鐘周期也被稱作“T狀態(tài)”時鐘周期的時間長度就是時鐘頻率的倒數當需要延長總線周期時需要插入等待狀態(tài)Tw演示演示28086的總線時序（續(xù)3）任何指令的取指階段都需要存儲器讀總線周期，讀取的內容是指令代碼任何一條以存儲單元為源操作數的指令都將引起存儲器讀總線周期，任何一條以存儲單元為目的操作數的指令都將引起存儲

4、器寫總線周期只有執(zhí)行IN指令才出現I/O讀總線周期，執(zhí)行OUT指令才出現I/O寫總線周期CPU響應可屏蔽中斷時生成中斷響應總線周期28086的總線時序（續(xù)2）總線操作中如何實現時序同步是關鍵CPU總線周期采用同步時序：各部件都以系統(tǒng)時鐘信號為基準當相互不能配合時，快速部件（CPU）插入等待狀態(tài)等待慢速部件（I/O和存儲器）CPU與外設接口常采用異步時序，它們通過應答聯絡信號實現同步操作3.8086CPU的典型時序總線操作是指CPU通過總線對外的各種操作8088的總線操作主要有：存儲器讀、存儲器寫I/O讀操作、I/O寫

5、操作中斷響應操作總線請求及響應操作CPU正在進行內部操作、并不進行實際對外操作的空閑狀態(tài)Ti復位例：MOVAL,[1000H];M/IO=1T1狀態(tài)：A19—A0上是地址信息，出現ALE信號后，將地址鎖存到地址鎖存器（8282）。T2狀態(tài)：地址信息消失，A19-A16從地址信息變?yōu)闋顟B(tài)信息S6-S3。數據允許信號DEN在T2狀態(tài)有效。T3狀態(tài)：AD0~AD15上出現數據。TW狀態(tài)：若存儲器式外設的工作速度較慢，不能滿足基本時序要求，使用一個產生READY的電路，以使在T3狀態(tài)之后，插入一個等待周期TW。T4狀態(tài)，CP

6、U采樣數據，結束一個總線周期。3.8086CPU的典型時序(總線讀周期）T1T2T3T4CLKALEM/IOA19～A16S6～S3BHERDDT/RDENAD15~AD0高=M地址地址低=IO輸出輸出S6～S3數據輸入如果是8088有哪些不同？3.8086CPU的典型時序(總線讀周期）數據TwCLKALEM/IOA19～A16S6～S3RDDT/RDENAD15~AD0具有等待狀態(tài)的總線讀操作BHET1高=M地址地址READY低=IO輸出輸出T2S6～S3T3輸入T4例：MOV[1000H],AX;M/IO=1T1

7、狀態(tài)：A19—A0上是地址信息，出現ALE信號后，將地址鎖存到地址鎖存器（8282）。T2狀態(tài)：地址信息消失，A19-A16從地址信息變?yōu)闋顟B(tài)信息S6-S3。T3狀態(tài)：AD0~AD15上出現數據。WR信號有效（WR=0）。TW狀態(tài)：若存儲器式外設的工作速度較慢，不能滿足基本時序要求，使用一個產生READY的電路，以使在T3狀態(tài)之后，插入一個等待周期TW。T4狀態(tài)，CPU認為數據已寫入存儲器，結束一個總線周期。3.8086CPU的典型時序(總線寫周期）最小工作模式下的總線寫操作（8086）T1T2T3T4CLKALEM

8、/IOA19～A16S6～S3BHEWRDT/RDENAD15~AD0數據S6～S3高=M地址地址輸出讀操作和寫操作有哪些不同？***輸出低=IO輸出3.8086CPU的典型時序(總線寫周期）≈≈≈≈CLKHOLDHLDA所有三態(tài)總線8086/8088總線保持請求/保持響應時序圖T4或TI3.8086CPU的典型時序(總線保持請求/保持響應）T