微處理器總線與時(shí)序ppt課件.ppt

《微處理器總線與時(shí)序ppt課件.ppt》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、第五章微處理器總線操作與時(shí)序第五章微處理器總線操作與時(shí)序總線概述Intel8086/8088總線操作與時(shí)序微機(jī)系統(tǒng)總線技術(shù)第一節(jié)總線概述總線的分類總線的主要性能總線的發(fā)展一、總線的分類（1）片內(nèi)總線：為CPU內(nèi)部總線.（2）芯片總線：一般直接印刷在電路板上，用于連接各種芯片.（3）局部總線：是CPU及其外圍芯片與局部資源之間的信息通道。這些資源可以是主板上的資源，也可以是插在擴(kuò)展槽上的功能擴(kuò)展板的資源，如顯卡。PC機(jī)的局部總線包括EISA、VESA、PCI，AGP，PCI-E總線等。（4）系統(tǒng)總線：也稱為板級(jí)總線，是用來與擴(kuò)展槽上的各擴(kuò)展板

2、相連接的總線。通常所說的總線就是這種總線。系統(tǒng)總線包括了局部總線。（5）通信總線：又稱為外總線，用于微機(jī)系統(tǒng)與系統(tǒng)之間，微機(jī)系統(tǒng)與外部設(shè)備如打印機(jī)、磁盤設(shè)備或微機(jī)系統(tǒng)和儀器儀表之間的通信通道。二、總線的主要性能總線寬度指一次能同時(shí)傳輸?shù)臄?shù)據(jù)位數(shù)，如16位總線、32位總線總線頻率指總線每秒能傳輸數(shù)據(jù)的次數(shù)傳輸速率指在單位時(shí)間內(nèi)總線可傳輸?shù)臄?shù)據(jù)總量，用每秒能傳輸?shù)淖止?jié)數(shù)來衡量，單位MB/s。三、總線的發(fā)展ISAEISAVESAAPCIAGPPCI-XPCIExpressPC/XT1980’s1990’sMCA2000’s第二節(jié)Intel8086/8

3、088總線操作與時(shí)序8086/8088的時(shí)鐘和總線周期8086/8088工作模式與處理器總線8086/8088的總線時(shí)序一、8086/8088的時(shí)鐘和總線周期時(shí)鐘周期CPU的基本時(shí)間計(jì)量單位，由主頻決定8086的主頻為5MHz，1個(gè)時(shí)鐘周期就是200ns指令周期（InstructionCycle）執(zhí)行一條指令所需要的時(shí)間總線周期(BusCycle)指令周期劃分為一個(gè)個(gè)總線周期。當(dāng)CPU要從存儲(chǔ)器或輸入輸出端口存取一個(gè)字節(jié)就是一個(gè)總線周期一個(gè)最基本的總線周期由4個(gè)時(shí)鐘周期組成如果想延長(zhǎng)總路線周期，則在T3和T4之間可插入1~N個(gè)等待周期TW來延長(zhǎng)

4、總線周期。一、8086/8088的時(shí)鐘和總線周期（cont.）典型的BIU總線周期波形圖二、8086/8088工作模式與處理器總線兩種工作模式公共引腳定義最小模式和處理器總線結(jié)構(gòu)最大模式和處理器總線結(jié)構(gòu)（一）、兩種工作模式公共引腳定義8086/8088的引腳圖（一）、兩種工作模式公共引腳定義（cont.）1．地址/數(shù)據(jù)總線AD15～AD0：分時(shí)復(fù)用地址/數(shù)據(jù)總線A19/S6～A16/S3：分時(shí)復(fù)用的地址/狀態(tài)信號(hào)線存儲(chǔ)讀寫操作總線周期的T1狀態(tài)輸出高4位地址A19～A16對(duì)I/O接口輸入輸出操作時(shí)，這4條線不用，全為低電平在總線周期的其他T狀態(tài)

5、，這4條線用來輸出狀態(tài)信息S6始終為低電平S5是標(biāo)志寄存器（PSW）的中斷允許標(biāo)志位IF的當(dāng)前狀態(tài)S3和S4用來指示當(dāng)前正在使用的段寄存器S4和S3的功能S4S3段寄存器00當(dāng)前正在使用ES01當(dāng)前正在使用SS10當(dāng)前正在使用CS，或未用任何段寄存器11當(dāng)前正在使用DS（一）、兩種工作模式公共引腳定義（cont.）2．控制總線兩種模式下公用的8條控制引腳：（輸入）：工作模式控制線。接+5V時(shí)，CPU處于最小工作模式；接地時(shí)，CPU處于最大工作模式。（輸出，三態(tài)）：讀信號(hào)，低電平有效。NMI（輸入）：非可屏蔽中斷請(qǐng)求輸入信號(hào)，上升沿有效。INTR

6、（輸入）：可屏蔽中斷請(qǐng)求輸入信號(hào)，高電平有效。RESET（輸入）：系統(tǒng)復(fù)位信號(hào)，高電平有效（至少保持四個(gè)時(shí)鐘周期）。READY（輸入）：準(zhǔn)備好信號(hào)，來自存儲(chǔ)器或I/O接口的應(yīng)答信號(hào)，高電平有效。（輸入）：測(cè)試信號(hào)，低電平有效。（輸出，三態(tài)）：它也是一個(gè)分時(shí)復(fù)用引腳。在總線周期的T1狀態(tài)輸出，在總線周期的其他T狀態(tài)輸出S7，S7指示狀態(tài)（一）、兩種工作模式公共引腳定義（cont.）8086最小模式下的基本配置（二）、最小模式和處理器總線結(jié)構(gòu)8088最小模式下的基本配置（二）、最小模式和處理器總線結(jié)構(gòu)（cont.）（二）、最小模式和處理器總線結(jié)構(gòu)（

7、cont.）8086/8088CPU工作于最小模式時(shí)，有關(guān)引腳功能如下：（對(duì)8086，輸出，三態(tài)）——存貯器I/O控制：區(qū)別CPU需要訪問存儲(chǔ)器（為高電平）還是訪問I/O端口（為低電平）。（輸出，三態(tài)）——寫控制：寫控制信號(hào)輸出為低電平有效。（輸出）——中斷響應(yīng)ALE（輸入）——地址鎖存允許：ALE信號(hào)是在總線周期內(nèi)的第一個(gè)時(shí)鐘周期內(nèi)的正脈沖（輸出，三態(tài)）——數(shù)據(jù)發(fā)送/接收：信號(hào)被用來控制8286/8287的數(shù)據(jù)傳送方向。（輸出。三態(tài)）——數(shù)據(jù)允許：數(shù)據(jù)允許輸出信號(hào)低電平有效。HOLD、HLDA（HoldRequest輸入，HoldAcknow

8、ledge輸出）：HOLD信號(hào)是另一個(gè)總線主控制者向CPU請(qǐng)求使用總線的輸入請(qǐng)求信號(hào)（高電平有效），通常CPU在完成當(dāng)前的總線操作周期之后，CPU使H