簡(jiǎn)單組合邏輯電路的設(shè)計(jì)教學(xué)文稿.docx

《簡(jiǎn)單組合邏輯電路的設(shè)計(jì)教學(xué)文稿.docx》由會(huì)員上傳分享，免費(fèi)在線(xiàn)閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫(kù)。

1、簡(jiǎn)單組合邏輯電路的設(shè)計(jì)精品文檔簡(jiǎn)單組合邏輯電路的設(shè)計(jì)計(jì)21王振20120113971.實(shí)驗(yàn)?zāi)康模?）深入理解用小規(guī)模數(shù)字集成電路組成組合邏輯電路的分析與設(shè)計(jì)方法。（2）通過(guò)全加運(yùn)算電路和減法運(yùn)算電路的設(shè)計(jì)，熟悉“補(bǔ)碼”的概念以及用“補(bǔ)碼”實(shí)現(xiàn)減法運(yùn)算的方法。2.實(shí)驗(yàn)任務(wù)（1）用給定的小規(guī)模數(shù)字集成電路，設(shè)計(jì)并安裝一個(gè)兩位全加運(yùn)算電路,實(shí)現(xiàn)C=A+B的運(yùn)算（A和B分別為0～3的數(shù)），并用數(shù)碼管顯示運(yùn)算結(jié)果。（2）用給定的小規(guī)模數(shù)字集成電路，設(shè)計(jì)并安裝一個(gè)兩位減法運(yùn)算電路,實(shí)現(xiàn)C=A－B的運(yùn)算（A和B分別為0～3的數(shù)），并用數(shù)碼管顯示運(yùn)算

2、結(jié)果。3．實(shí)驗(yàn)原理見(jiàn)實(shí)驗(yàn)指導(dǎo)書(shū)1~3頁(yè)；4.實(shí)驗(yàn)內(nèi)容（1）任務(wù)一：用給定的小規(guī)模數(shù)字集成電路，設(shè)計(jì)并安裝一個(gè)兩位全加運(yùn)算電路,實(shí)現(xiàn)C=A+B的運(yùn)算（A和B分別為0～3的數(shù)），并用數(shù)碼管顯示運(yùn)算結(jié)果。（2）任務(wù)二：用給定的小規(guī)模數(shù)字集成電路，設(shè)計(jì)并安裝一個(gè)兩位減法運(yùn)算電路,實(shí)現(xiàn)C=A－B的運(yùn)算（A和B分別為0～3的數(shù)），當(dāng)A≥B時(shí)，數(shù)碼管顯示出相減的差值；當(dāng)A

3、示的差值。5.實(shí)驗(yàn)數(shù)據(jù)與電路設(shè)計(jì)方法（1）任務(wù)一：設(shè)計(jì)電路圖如下，設(shè)計(jì)思路為將兩個(gè)一位全加器級(jí)聯(lián)：收集于網(wǎng)絡(luò)，如有侵權(quán)請(qǐng)聯(lián)系管理員刪除精品文檔（2）任務(wù)二：設(shè)計(jì)思路為將減數(shù)取補(bǔ)碼，取補(bǔ)碼的方式為先將各位取反，然后再講原來(lái)的僅進(jìn)位C0由原來(lái)的“0”改為“1”，即將反碼設(shè)置為了補(bǔ)碼，然后作為新的輸入進(jìn)行二位相加相加，但此次的得數(shù)需要判斷是否是正數(shù)，判斷方法為若Cn為“1”則為正數(shù)，得到為原碼，Cn為“0”則為負(fù)數(shù)，得到的為補(bǔ)碼。任務(wù)二不要求將補(bǔ)碼轉(zhuǎn)化為原碼輸出（2）任務(wù)三：這是需要進(jìn)行的修改為將輸出的原碼保持原碼輸出，補(bǔ)碼轉(zhuǎn)化為原碼再輸出

4、。此時(shí)我的思路先畫(huà)出功能表，再總結(jié)出邏輯表達(dá)式，功能表如下：總結(jié)出邏輯表達(dá)式為：收集于網(wǎng)絡(luò)，如有侵權(quán)請(qǐng)聯(lián)系管理員刪除精品文檔D0’=D0D1’=（Cn&D0）xorD1；6.思考題（2）產(chǎn)生原因：實(shí)際的門(mén)電路是有傳輸延時(shí)的，即輸入信號(hào)改變時(shí)，輸出信號(hào)到達(dá)新的穩(wěn)態(tài)值有一個(gè)時(shí)間延遲。一般來(lái)說(shuō)，當(dāng)一個(gè)門(mén)的輸入有兩個(gè)戒兩個(gè)以上變量改變時(shí)，由于這些變量是經(jīng)過(guò)不同的路徑產(chǎn)生的，使得它們狀態(tài)改變的時(shí)刻有先后，這種時(shí)差引起的現(xiàn)象稱(chēng)為競(jìng)爭(zhēng)。競(jìng)爭(zhēng)的結(jié)果有可能產(chǎn)生險(xiǎn)象，并造成錯(cuò)誤的后果，影響系統(tǒng)的工作。消除方法：1、代數(shù)法——根據(jù)組合邏輯的表達(dá)式判斷是否存

5、在險(xiǎn)象并消除。在函數(shù)表達(dá)式中加上多余的與項(xiàng)或乘上多余的或項(xiàng)，使原函數(shù)不再可能在某種條件下化成X+X’戒X*X’的形式2、卡諾圖法——在卡諾圖中，只要兩個(gè)方格群有一條邊相鄰，就有可能發(fā)生險(xiǎn)象，應(yīng)該搭接一個(gè)方格消除險(xiǎn)象。7．在實(shí)驗(yàn)中問(wèn)題以及實(shí)驗(yàn)總結(jié)。（1）實(shí)驗(yàn)時(shí)數(shù)字顯示不對(duì)。錯(cuò)誤原因：首先：數(shù)碼管的ABCD接入口位權(quán)是由低到高，當(dāng)時(shí)理解成了A是最高位。其次，沒(méi)有用到的端口要接地（2）數(shù)碼管顯示不清晰錯(cuò)誤原因：所用芯片忘記了接地，于是就將它們的引腳7，均接上了地，顯示才歸于正常。收集于網(wǎng)絡(luò)，如有侵權(quán)請(qǐng)聯(lián)系管理員刪除精品文檔（3）原本已經(jīng)連接

6、好了電路，但是第二天出現(xiàn)了故障，錯(cuò)誤原因：經(jīng)過(guò)排查竟然是與非門(mén)芯片的一個(gè)與非門(mén)出現(xiàn)故障，這個(gè)故障屬于硬件故障。（2）在進(jìn)行任務(wù)二時(shí)，當(dāng)計(jì)算（3-1）時(shí)，借位信息發(fā)生錯(cuò)誤。原因發(fā)生在了連線(xiàn)的時(shí)候，因?yàn)檫@里涉及到一個(gè)被減數(shù)取反的問(wèn)題，比加法器多了兩個(gè)接口，于是之后連線(xiàn)連錯(cuò)了地方。總結(jié)經(jīng)驗(yàn)就是以后連接電路時(shí)一定要整理好思路，深刻記住每個(gè)接線(xiàn)的意義。收集于網(wǎng)絡(luò)，如有侵權(quán)請(qǐng)聯(lián)系管理員刪除