實(shí)驗(yàn)三---可控脈沖發(fā)生器的設(shè)計(jì).doc

《實(shí)驗(yàn)三---可控脈沖發(fā)生器的設(shè)計(jì).doc》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、實(shí)驗(yàn)三可控脈沖發(fā)生器的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、了解可控脈沖發(fā)生器的實(shí)現(xiàn)機(jī)理。2、學(xué)會(huì)用示波器觀察FPGA產(chǎn)生的信號(hào)。3、學(xué)習(xí)用VHDL編寫(xiě)復(fù)雜功能的代碼。二、實(shí)驗(yàn)原理脈沖發(fā)生器就是要產(chǎn)生一個(gè)脈沖波形，而可控脈沖發(fā)生器則是要產(chǎn)生一個(gè)周期和占空比可變的脈沖波形?？煽孛}沖發(fā)生器的實(shí)現(xiàn)原理比較簡(jiǎn)單，可以簡(jiǎn)單的理解為一個(gè)計(jì)數(shù)器對(duì)輸入的時(shí)鐘信號(hào)進(jìn)行分頻的過(guò)程。通過(guò)改變計(jì)數(shù)器的上限值來(lái)達(dá)到改變周期的目的，通過(guò)改變電平翻轉(zhuǎn)的閾值來(lái)達(dá)到改變占空比的目的。下面舉個(gè)簡(jiǎn)單的例子來(lái)說(shuō)明其工作原理。假如有一個(gè)計(jì)數(shù)器T對(duì)時(shí)鐘分頻，其計(jì)數(shù)的范圍是從0～N，另取一個(gè)M（0≤M≤N），若輸出為Q

2、，那么Q只要滿足條件時(shí)，通過(guò)改變N值，即可改變輸出的脈沖波的周期；改變M值，即可改變脈沖波的占空比。這樣輸出的脈沖波的周期和占空比分別為：三、實(shí)驗(yàn)內(nèi)容本實(shí)驗(yàn)的任務(wù)就是要設(shè)計(jì)一個(gè)可控的脈沖發(fā)生器，要求輸出的脈沖波的周期和占空比都可變。具體的實(shí)驗(yàn)過(guò)程中，時(shí)鐘信號(hào)選用時(shí)鐘模塊中的1MHz時(shí)鐘，然后再用按鍵模塊的S1和S7來(lái)控制脈沖波的周期，每按下S1，N會(huì)在慢速時(shí)鐘作用下不斷地遞增1，按下S7，N會(huì)在慢速時(shí)鐘作用下不斷地遞減1；用S2和S8來(lái)控制脈沖波的占空比，每按下S2，M會(huì)在慢速時(shí)鐘作用下不斷地遞增1，每按下S8，M會(huì)在慢速時(shí)鐘作用下不斷地遞減1，S12用作

3、復(fù)位信號(hào)，當(dāng)按下S12時(shí)，復(fù)位FPGA內(nèi)部的脈沖發(fā)生器模塊。脈沖波的輸出直接輸出到實(shí)驗(yàn)箱觀測(cè)模塊的探針，以便用示波器觀察輸出波形的改變。四、實(shí)驗(yàn)步驟1、打開(kāi)QUARTUSII軟件，新建一個(gè)工程。1、建完工程之后，再新建一個(gè)VHDLFile，打開(kāi)VHDL編輯器對(duì)話框。2、按照實(shí)驗(yàn)原理和自己的想法，在VHDL編輯窗口編寫(xiě)VHDL程序，用戶可參照光盤中提供的示例程序。3、編寫(xiě)完VHDL程序后，保存起來(lái)。方法同實(shí)驗(yàn)一。4、對(duì)自己編寫(xiě)的VHDL程序進(jìn)行編譯并仿真，對(duì)程序的錯(cuò)誤進(jìn)行修改。5、編譯仿真無(wú)誤后，依照撥動(dòng)開(kāi)關(guān)、LED與FPGA的管腳連接表（表1-1、表1-2

4、）或參照附錄進(jìn)行管腳分配。表10-1是示例程序的管腳分配表。分配完成后，再進(jìn)行全編譯一次，以使管腳分配生效。端口名使用模塊信號(hào)對(duì)應(yīng)FPGA管腳說(shuō)明CLK數(shù)字信號(hào)源PIN_A14時(shí)鐘為1MHZNU按鍵開(kāi)關(guān)S1PIN_AF5頻率控制/增加ND按鍵開(kāi)關(guān)S7PIN_AH14頻率控制/減少M(fèi)U按鍵開(kāi)關(guān)S2PIN_AH6占空比控制/增加MD按鍵開(kāi)關(guān)S8PIN_AG7占空比控制/減少RST按鍵開(kāi)關(guān)S12PIN_AH11復(fù)位控制FOUT輸出觀測(cè)模塊PIN_C5示波器觀測(cè)點(diǎn)表10-1端口管腳分配表6、用下載電纜通過(guò)JTAG口將對(duì)應(yīng)的sof文件加載到FPGA中。觀察實(shí)驗(yàn)結(jié)果是

5、否與自己的編程思想一致。一、實(shí)驗(yàn)結(jié)果與現(xiàn)象以設(shè)計(jì)的參考示例為例，當(dāng)設(shè)計(jì)文件加載到目標(biāo)器件后，將數(shù)字信號(hào)源模塊的時(shí)鐘選擇為1MHZ，按下按鍵開(kāi)關(guān)模塊的S12按鍵，在輸出觀測(cè)模塊通過(guò)示波器可能觀測(cè)到一個(gè)頻率約為1KHZ、占空比為50%的矩形波。按下S1鍵或者S7鍵，這個(gè)矩形波的頻率會(huì)發(fā)生相應(yīng)的增加或者減少。按下S2鍵或者S8鍵，這個(gè)矩形波的占空比會(huì)相應(yīng)的增加或減少。二、實(shí)驗(yàn)報(bào)告1、繪出仿真波形，并作說(shuō)明。2、在這個(gè)實(shí)驗(yàn)的基礎(chǔ)上重新設(shè)計(jì)，使程序改變頻率的時(shí)候不會(huì)影響占空比的改變。3、將實(shí)驗(yàn)原理、設(shè)計(jì)過(guò)程、編譯仿真波形和分析結(jié)果、硬件測(cè)試結(jié)果記錄下來(lái)。實(shí)驗(yàn)代碼：m

6、odulepluse(Clk,Nu,Nd,Mu,Md,Rst_n,Out);inputClk;//系統(tǒng)時(shí)鐘1HzinputNu;//頻率變快inputNd;//頻率變慢inputMu;//占空比增加inputMd;//占空比減少inputRst_n;//復(fù)位信號(hào)outputOut;//觀測(cè)信號(hào)reg[10:0]M,N;reg[10:0]N_Count;regClk_f,Out;reg[9:0]Clk_Count;//用于按鍵判斷always@(posedgeClk)//計(jì)數(shù)器累加beginif(N_Count==1000)N_Count<=0;elseN_

7、Count<=N_Count+1;endalways@(posedgeClk)//輸出觀測(cè)beginif(N_CountM&&N_Count

8、u==0)N<=N+1;if(Nd==0)N<=N-1;if(Mu