資源描述：
《優(yōu)化信號(hào)處理性能的32位雙核RISC微處理器設(shè)計(jì).pdf》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。
1、第30卷增刊2計(jì)算機(jī)應(yīng)用Vo.l30Supp.l22010年12月JournalofComputerApplicationsDec.2010文章編號(hào):1001-9081(2010)S2-0260-03優(yōu)化信號(hào)處理性能的32位雙核RISC微處理器設(shè)計(jì)焦義文,陳源,王元?dú)J(裝備指揮技術(shù)學(xué)院光電裝備系,北京101416)(jywbuaa@163.com)摘要:提出了一種適合數(shù)字信號(hào)處理的32位雙核RISC微處理器設(shè)計(jì)方案。通過(guò)分析流水線級(jí)數(shù)對(duì)處理性能的影響,給出了易于實(shí)現(xiàn)、功能便于擴(kuò)充的流水線深度及系統(tǒng)結(jié)構(gòu)設(shè)計(jì)方案,再配合擴(kuò)充正余弦值查找表、浮點(diǎn)數(shù)運(yùn)算器和增加
2、核的個(gè)數(shù)等方法有效地提高了處理器數(shù)字信號(hào)處理能力。采用低成本的現(xiàn)場(chǎng)可編程門陣列(FPGA)進(jìn)行性能驗(yàn)證,結(jié)果表明:對(duì)于4點(diǎn)快速傅里葉變換(FFT)浮點(diǎn)運(yùn)算效能提高40.14%,對(duì)于1024點(diǎn)FFT浮點(diǎn)運(yùn)算效能提高49.59%。關(guān)鍵詞:CPU設(shè)計(jì);流水線;現(xiàn)場(chǎng)可編程門陣列;多核;查找表中圖分類號(hào):TP302.1文獻(xiàn)標(biāo)志碼:ADesignofRISCmicroprocessorwith32bitanddoublecorearchitectureoptimizedfordigitalsignalsprocessingJIAOYiwen,CHENYuan,WAN
3、GYuanqin(DepartmentofPhotoelectricEquipment,AcademyofEquipmentCommandandTechnology,Beijing101416,China)Abstract:Thedesignschemeofa32bitanddoublecoreReducedInstructionSetComputer(RISC)microprocessorfordigitalsignalsprocessingwaspresentedinthispaper.Byanalyzingtheinfluenceofthepipeli
4、nedepthontheprocessingperformance,thepipelinedepthandthetotalsystemarchitecturewereprovided,thedesignwaseasilyimplementedanditsfeatureswereeasytoexpand.Inaddition,throughtheapplicationofsineandcosinelookuptable,floatingpointoperatorandmulticoretechnology,theperformanceofdigitalsig
5、nalsprocessingwasenhancedremarkably.TheperformanceverificationofthesystemwasimplementedonthelowcostFieldProgrammableGateArray(FPGA).Theexperimentalresultsdemonstratethatthespeedof4pointsFastFourierTransformation(FFT)floatingpointoperationincreasesby40.14%andthespeedof1024pointsFFTf
6、loatingpointoperationincreasesby49.59%.Keywords:CentralProcessingUnit(CPU)design;pipeline;FieldProgrammableGateArray(FPGA);multicore;lookuptable0引言1流水線設(shè)計(jì)傳統(tǒng)的數(shù)字信號(hào)處理平臺(tái)系統(tǒng)結(jié)構(gòu)復(fù)雜,成本高,且電路精簡(jiǎn)指令集計(jì)算機(jī)(ReducedInstructionSetComputer,結(jié)構(gòu)和接口不易改變,功能難于擴(kuò)充。隨著嵌入式系統(tǒng)設(shè)計(jì)RISC)型微處理器不僅精簡(jiǎn)了指令系統(tǒng),與傳統(tǒng)CISC(復(fù)雜指令集計(jì)算機(jī)
7、)相比而言,RISC指令格式統(tǒng)一,種類比較少,尋技術(shù)和集成電路設(shè)計(jì)技術(shù)的飛速發(fā)展,利用微處理器IP核實(shí)址方式也比復(fù)雜指令少,因而可以采用流水線技術(shù)提高處理現(xiàn)數(shù)字信號(hào)處理的片上系統(tǒng)(SystemOnaChip,SOC)已經(jīng)成器處理性能。流水線是一種在連續(xù)指令流中開(kāi)發(fā)指令級(jí)并行為一種大趨勢(shì)并且逐漸形成主流。基于現(xiàn)場(chǎng)可編程門陣列[1]性的技術(shù)。設(shè)計(jì)流水線的目標(biāo)是平衡各個(gè)流水段的長(zhǎng)度,(FieldProgrammableGateArray,FPGA)的軟核CPU是用如果每一段都得到了最佳的平衡,在理想情況下,即流水線處HDL(HardwareDescriptionLan
8、guage
