集成電路工藝原理試卷b

《集成電路工藝原理試卷b》由會員上傳分享，免費在線閱讀，更多相關內容在學術論文-天天文庫。

1、學院姓名學號任課老師考場教室__________選課號/座位號………密………封………線………以………內………答………題………無………效……電子科技大學2012-2013學年第二學期期末考試B卷課程名稱：集成電路工藝考試形式：閉卷考試日期：2013年05月13日考試時長：120分鐘課程成績構成：平時30%，期中%，實驗%，期末70%本試卷試題由4部分構成，共6頁。題號一二三四合計得分得分一、填空題（共12分，共6題，每題2分）1、集成度是指每個上的。2、摩爾定律：IC的集成度將翻一番。年發(fā)明硅基集成電路。3、在硅的熱氧化中，有種氧化方式，氧化

2、溫度通常在以上。4、不同晶向的硅片，它的化學、電學和機械性質，這會影響。5、RIE的意思是，BPSG的意思是。6、LOCOS的意思是，LDD的意思是。得分二、簡答題（共56分）1、影響二氧化硅熱生長的因素有哪些？（8分）第6頁共6頁學院姓名學號任課老師考場教室__________選課號/座位號………密………封………線………以………內………答………題………無………效……2、為什么要進行離子注入的退火？（8分）3、請簡要回答光刻的8個基本步驟。（8分）4、請回答刻蝕的概念及刻蝕的工藝目的。（8分）第6頁共6頁學院姓名學號任課老師考場教室____

3、______選課號/座位號………密………封………線………以………內………答………題………無………效……5、請簡要描述化學氣相沉積CVD的概念，并寫出LPCVDSi3N4的化學反應式及沉積溫度（注：使用二氯二氫硅SiH2Cl2和氨氣NH3沉積）。（8分）6、請描述濺射過程（6個基本步驟）（8分）7、在“現(xiàn)代先進的0.18μmCMOS集成電路工藝技術”中，輕摻雜漏和側墻的工藝目的是什么？畫圖示意輕摻雜漏、側墻、源漏注入的形成。（8分）第6頁共6頁學院姓名學號任課老師考場教室__________選課號/座位號………密………封………線………以………

4、內………答………題………無………效……得分三、計算題（共14分）1、已知某臺分步重復光刻機的紫外光源的波長為365nm、其光學系統(tǒng)的數(shù)值孔徑為0.71，試計算該設備光刻圖像連續(xù)保持清晰的范圍。（7分）2、已知某臺離子注入機的束斑為2.5cm2、束流為2.5mA、注入時間為1.6ms，試計算硼離子（B+）注入劑量。（注：電子電荷q=1.6×10-19庫侖）（7分）第6頁共6頁學院姓名學號任課老師考場教室__________選課號/座位號………密………封………線………以………內………答………題………無………效……得分四、畫圖題（共18分）在“早

5、期基本的3.0μmCMOS集成電路工藝技術”中，有7大工藝步驟：1）雙阱工藝；2）LOCOS隔離工藝；3）多晶硅柵結構工藝；4）源/漏（S/D）注入工藝；5）金屬互連的形成；6）制作壓點及合金；7）參數(shù)測試。請寫出其中的雙阱工藝和LOCOS隔離工藝的具體工藝流程，并畫出雙阱工藝和LOCOS隔離工藝所對應的器件制作剖面圖及其對應的版圖（注意：版圖要標出亮區(qū)或暗區(qū)；剖面圖要標出各區(qū)名稱）。（18分）第6頁共6頁學院姓名學號任課老師考場教室__________選課號/座位號………密………封………線………以………內………答………題………無………效…

6、…第6頁共6頁