多晶硅的應(yīng)用及自對(duì)準(zhǔn)工藝

《多晶硅的應(yīng)用及自對(duì)準(zhǔn)工藝》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、1.自對(duì)準(zhǔn)技術(shù)：自對(duì)準(zhǔn)工藝是先在生長(zhǎng)有柵氧化膜的硅單晶片上淀積一層多晶硅，然后在多晶硅上刻蝕出兩個(gè)擴(kuò)散窗口，雜質(zhì)經(jīng)窗口熱擴(kuò)散到硅單晶片內(nèi)，形成源和漏擴(kuò)散區(qū)，同時(shí)形成導(dǎo)電的多晶硅柵電極，其位置自動(dòng)與源和漏的位置對(duì)準(zhǔn)。按照這種自對(duì)準(zhǔn)工藝，柵與源和漏的覆蓋由雜質(zhì)側(cè)向擴(kuò)散完成，比鋁柵工藝的覆蓋電容要小很多。采用離子注入摻雜工藝的雜質(zhì)側(cè)向擴(kuò)散更小，用它代替硅柵工藝中的熱擴(kuò)散工藝，能進(jìn)一步減小柵對(duì)源和漏的覆蓋電容。此外，在鋁柵工藝中，即使鋁柵電極比溝道短，也可增加一步離子注入工藝填充柵區(qū)旁的未銜接部分，實(shí)現(xiàn)自對(duì)準(zhǔn)，借以減小寄生電容，可提高M(jìn)OS集成電路的開(kāi)關(guān)

2、速度和工作頻率，同時(shí)也減小器件尺寸而提高電路的集成度。自對(duì)準(zhǔn)工藝在隔離氧化前的工序與一般用PN結(jié)隔離制造集成電路的工序相同。隔離氧化后，在氧化層上淀積一層厚1000~1200埃的硬Si3N4膜，然后套隔離區(qū)及基區(qū)的復(fù)合版，以光刻膠作為掩蔽，用等離子刻蝕方法去除隔離區(qū)及基區(qū)上的硬Si3N4膜，露出氧化層，用比隔離區(qū)面積稍大的掩膜版光刻隔離區(qū)，進(jìn)行隔離擴(kuò)散后用氫氟酸溶液漂去基區(qū)上的氧化層，到此也就完成了隔離區(qū)與基區(qū)之間的自行對(duì)準(zhǔn)工序。隨后進(jìn)行基區(qū)擴(kuò)散的同時(shí)進(jìn)行發(fā)射區(qū)氧化，再用等離子刻蝕方法去除作為掩蔽用的硬Si3N4膜。自對(duì)準(zhǔn)工藝如下頁(yè)圖a~f所示。

3、現(xiàn)在有一種全自對(duì)準(zhǔn)槽柵IGBT(絕緣柵雙極晶體管)結(jié)構(gòu)，其工藝簡(jiǎn)單，全套工藝只有兩張光刻版，提高了工藝成品率。它獨(dú)特的IGBT溝道多重短路結(jié)構(gòu)，有效地防止了器件閂鎖，采用氧化層硬掩膜和硅化物工藝，實(shí)現(xiàn)了全自對(duì)準(zhǔn)的多晶硅反刻和金屬連接，增加了IGBT芯片單位面積的元胞密度和溝道寬度，提高了器件的電流能力。用砷(As)摻雜代替磷(P)摻雜，有效地提高了源區(qū)表面濃度，實(shí)現(xiàn)了淺結(jié)工藝。整套工藝只要P+和槽柵兩張掩膜版，取消了光刻套準(zhǔn)，從而極大地縮小了IGBT的元胞尺寸，增大了單位面積的元胞密度和溝道寬度，降低了器件的導(dǎo)通電阻。1.多晶硅在半導(dǎo)體工藝中的應(yīng)

4、用多晶硅作為重要的硅單質(zhì)材料之一，早期僅用作生產(chǎn)單晶硅的原料。從20世紀(jì)60年代開(kāi)始，多晶硅薄膜才逐漸應(yīng)用于微電子領(lǐng)域，成為制作IC中的MOS管柵極、互連線、橋接線及電容器極板的重要材料。在壓阻傳感器方面，與單晶硅相比，多晶硅薄膜器件無(wú)需p-n結(jié)襯底隔離，可實(shí)現(xiàn)高溫工作；與絕緣體上單晶硅（SOI）相比，其具有工藝簡(jiǎn)單、制造成本低的優(yōu)勢(shì)。但是，普通多晶硅壓阻傳感器靈敏度偏低，溫度系數(shù)較高。多晶硅薄膜淀積方法很多，其中CVD法憑借其工藝簡(jiǎn)單、成膜質(zhì)量高、可批量生產(chǎn)等優(yōu)點(diǎn)得到廣泛應(yīng)用。目前，LPCVD法是多數(shù)商用傳感器制作多晶硅電阻的首選工藝，主要基于

5、硅烷的熱分解或鹵硅烷的氫還原反應(yīng)。影響LPCVD法成膜質(zhì)量的因素主要為淀積溫度、硅烷濃度和反應(yīng)壓強(qiáng)，而淀積速率取決于淀積溫度和SiH4流量。隨著反應(yīng)的進(jìn)行，SiH4濃度沿氣流方向逐漸遞減，使樣品片間均一性變差。雖然可采用溫度梯度補(bǔ)償，抵消SiH4損耗的影響，但是溫度的微小變化，仍會(huì)改變淀積速率，造成片間均一性變差。研究表明，在其他條件不變情況下，淀積溫度每改變1°C，淀積速率就變化5%~5.5%。此外，片內(nèi)均一性也受樣品溫度分布及表面氣體流動(dòng)模式的影響。當(dāng)樣片受熱不均、與爐管不共心或放置不當(dāng)時(shí)，片內(nèi)均一性就會(huì)下降。一般來(lái)說(shuō)，片內(nèi)誤差在淀積速率較低

6、時(shí)約為4%，在淀積速率較高時(shí)可達(dá)20%?，F(xiàn)在有一種鋁誘導(dǎo)晶化法，是一種在玻璃等廉價(jià)襯底上低溫制備大晶粒、高結(jié)晶質(zhì)量的多晶硅薄膜的新方法。它所制備的多晶硅薄膜具有非常強(qiáng)的（111）擇優(yōu)取向，而Si（111）和BaSi2的晶格錯(cuò)配率僅為1％。BaSi2晶體的禁帶寬度為1.5eV，在1.5eV時(shí)的光吸收系數(shù)比晶硅高兩個(gè)數(shù)量級(jí)，因此其是很有潛力的太陽(yáng)電池材料。1.簡(jiǎn)述雙極晶體管電流放大系數(shù)隨頻率變化的原因晶體管有高頻管和低頻管之分，一般來(lái)說(shuō)低頻管只能用在3MC以下的頻率范圍；而高頻管則可以用到幾十或者幾百M(fèi)C的高頻范圍，有時(shí)稱(chēng)超過(guò)75MC的管子為超高頻晶

7、體管。下圖是電流放大系數(shù)隨頻率變化的關(guān)系圖，由圖可看出頻率每提高一倍，電流放大系數(shù)下降一半。晶體管的共射極電流放大系數(shù)β與信號(hào)頻率f間的關(guān)系為：式中，β0為低頻是的電流放大系數(shù)，fβ為共射極的截止頻率。特征頻率fT是晶體管可以起電流放大作用的最高頻率的限度，是共射極電路設(shè)計(jì)的一個(gè)重要依據(jù)，，fT也被稱(chēng)為“增益寬帶乘積”。因?yàn)棣路从沉司w管對(duì)電流的增益作用，f代表了從低頻起到某一頻率f的頻帶寬度。所以β和f的乘積就代表了增益帶寬乘積。晶體管的電流放大系數(shù)隨訊號(hào)頻率增高而下降，有如下四種原因：1、發(fā)射結(jié)勢(shì)壘電容的充放電引起發(fā)射效率的下降。根據(jù)晶體管的

8、等效電路，如下圖所示。PN結(jié)的勢(shì)壘電容是并聯(lián)在PN結(jié)電阻上的。交流訊號(hào)ie的一部分流過(guò)勢(shì)壘電容CT，它不參加基區(qū)輸運(yùn)。因此使注入到基區(qū)的