譯碼器的vhdl設(shè)計(jì)

《譯碼器的vhdl設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、實(shí)驗(yàn)名稱(chēng)：譯碼器的VHDL設(shè)計(jì)二、用WHEN_ELSE語(yǔ)句編寫(xiě)具有使能端的3-8譯碼器1.實(shí)體框圖2.程序設(shè)計(jì)①編譯前的程序EntityDec38Aisport(s1,s2,s3:inbit;A2,A1,A0:inbit;Y:outbit_vector(7downto0));EndDec38A;ArchitecturetwoofDec38AisBeginY<=""whens1s2s3="100"andA2A1A0="000"else""whens1s2s3="100"andA2A1A0="001"else

2、""whens1s2s3="100"andA2A1A0="010"else""whens1s2s3="100"andA2A1A0="011"else""whens1s2s3="100"andA2A1A0="100"else""whens1s2s3="100"andA2A1A0="101"else""whens1s2s3="100"andA2A1A0="110"else""whens1s2s3="100"andA2A1A0="111"else"";Endarchitecturetwo;②程序編譯錯(cuò)誤情況錯(cuò)誤

3、1：Error(10482):VHDLerroratDec38A.vhd(15):object"s1s2s3"isusedbutnotdeclared錯(cuò)誤2：Error(10482):VHDLerroratDec38A.vhd(15):object"A2A1A0"isusedbutnotdeclared③正確的程序EntityDec38Aisport(s1,s2,s3:inbit;A2,A1,A0:inbit;Y:outbit_vector(7downto0));EndDec38A;Architectur

4、etwoofDec38Aissignals:bit_vector(1to3);signalA:bit_vector(2downto0);Begins<=s1&s2&s3;A<=A2&A1&A0;Y<=""whens="100"andA="000"else""whens="100"andA="001"else""whens="100"andA="010"else""whens="100"andA="011"else""whens="100"andA="100"else""whens="100"andA="1

5、01"else""whens="100"andA="110"else""whens="100"andA="111"else"";Endarchitecturetwo;3.仿真波形圖4.仿真波形分析S1、S2、S3是使能端，A0、A1、A2是選通端，Y7~Y0是輸出端當(dāng)S1、S2、S3為100時(shí)，譯碼器工作A="000"時(shí)，Y=""A="001"時(shí)，Y=""A="010"時(shí)，Y=""A="011"時(shí)，Y=""A="100"時(shí)，Y=""A="101"時(shí)，Y=""A="110"時(shí)，Y=""A="111"時(shí)，Y=

6、""；使能端無(wú)效時(shí)為"";二、用WHEN_ELSE語(yǔ)句實(shí)現(xiàn)驅(qū)動(dòng)共陽(yáng)極數(shù)碼管七段顯示譯碼器1.實(shí)體框圖2.程序設(shè)計(jì)①編譯前的程序Libraryieee;Useieee.std_logic_1164.all;EntityDDisport(A:instd_logic_vector(3downto0);DOUT:outstd_logic_vector(6downto0));EndDD;ArchitecturethreeofDDisBeginDOUT<=""whenA="0000"else""whenA="0001

7、"else""whenA="0010"else""whenA="0011"else""whenA="0100"else""whenA="0101"else""whenA="0110"else""whenA="0111"else""whenA="1000"else""whenA="1001"else"";Endarchitecturethree;②程序編譯錯(cuò)誤情況錯(cuò)誤：無(wú)3.仿真波形圖4.仿真波形分析A為輸入端，DOUT為輸出端A="0000"時(shí)，DOUT=""，顯示0A="0001"時(shí)，DOUT=""，顯

8、示1A="0010"時(shí)，DOUT=""，顯示2A="0011"時(shí)，DOUT=""，顯示3A="0100"時(shí)，DOUT=""，顯示4A="0101"時(shí)，DOUT=""，顯示5A="0110"時(shí)，DOUT=""，顯示6A="0111"時(shí)，DOUT=""，顯示7A="1000"時(shí)，DOUT=""，顯示8A="1001"時(shí)，DOUT=""，顯示9否則不滿足要求時(shí)，輸出""，不顯示;