基于sopc的嵌入式數(shù)字秒表課程設(shè)計(jì)

《基于sopc的嵌入式數(shù)字秒表課程設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、目錄一摘要3二課題簡(jiǎn)介3三實(shí)驗(yàn)總體設(shè)計(jì)6四數(shù)字秒表的工作原理及設(shè)計(jì)過(guò)程7五設(shè)計(jì)過(guò)程19六結(jié)論24七參考文獻(xiàn)2520一、摘要目前數(shù)字電子技術(shù)已經(jīng)廣泛地應(yīng)用于計(jì)算機(jī)，自動(dòng)控制，電子測(cè)量?jī)x表，電視，雷達(dá)，通信等各個(gè)領(lǐng)域。隨著信息技術(shù)和網(wǎng)絡(luò)技術(shù)的高速發(fā)展，嵌入式產(chǎn)品日益廣泛地滲透到日常生活、科學(xué)研究和軍事技術(shù)等領(lǐng)域。人們?cè)谌粘Ｉ钪校泻芏鄷r(shí)候要精確地計(jì)算時(shí)間，但往往因?yàn)槿藶橐蛩卦斐扇藗儾辉敢饪吹降恼`差。秒表是日常生活中比較常用的精確計(jì)時(shí)工具，特別是在體育競(jìng)技以及生產(chǎn)科研中，跳動(dòng)精確的秒表更是有著不可替代的作用。過(guò)去機(jī)械秒表的設(shè)計(jì)制作極為復(fù)雜，而且成本高、不穩(wěn)定給使用者帶來(lái)

2、了不少的困擾。但是隨著電子技術(shù)的飛速發(fā)展，電子秒表的出現(xiàn)徹底改變了這一局面，電子秒表以其成本低廉、工作穩(wěn)定、走時(shí)精確、操作簡(jiǎn)單在人類的工作生活中得到了廣泛的應(yīng)用。秒表的出現(xiàn)，解決了傳統(tǒng)的由于人為因素造成的誤差和不公平性。本設(shè)課程設(shè)計(jì)是主要采用sopc技術(shù)基于FPGA的數(shù)字秒表的設(shè)計(jì)，利用VerilogHDL語(yǔ)言和QuartusII軟件以及FPGA實(shí)驗(yàn)操作平臺(tái)來(lái)實(shí)現(xiàn)的。本論文的重點(diǎn)是用硬件語(yǔ)言VerilogHDL來(lái)描述數(shù)字秒表，偏重于軟件設(shè)計(jì)。大致內(nèi)容是首先簡(jiǎn)單介紹了EDA的現(xiàn)狀和前景，VerilogHDL語(yǔ)言特點(diǎn)，應(yīng)用平臺(tái)FPGA，之后闡述了數(shù)字秒表的設(shè)計(jì)思想和大體

3、的設(shè)計(jì)流程，最后進(jìn)入本設(shè)計(jì)的核心設(shè)計(jì)部分，用VerilogHDL語(yǔ)言設(shè)計(jì)數(shù)字秒表電路，著重對(duì)各個(gè)模塊進(jìn)行了詳細(xì)的分析和說(shuō)明?！娟P(guān)鍵詞】VerilogHDL語(yǔ)言；QuartusII軟件；數(shù)字秒表；SOPC技術(shù)二、課題簡(jiǎn)介SOPC技術(shù)是美國(guó)Altrea公司于2000年最早提出的，并同時(shí)推出了相應(yīng)的開(kāi)發(fā)軟件QuartusII。SOPC是基于FPGA解決方案的SOC，與ASIC的SOC解決方案相比，SOPC系統(tǒng)及其開(kāi)發(fā)技術(shù)具有更多的特色，構(gòu)成SOPC的方案有多種途徑，我們主要用到的是：基于FPGA嵌入IP硬核的SOPC系統(tǒng)2.3基于FPGA嵌入IP硬核的SOPC系統(tǒng)20即在

4、FPGA中預(yù)先植入嵌入式系統(tǒng)處理器。目前最為常用的嵌入式系統(tǒng)大多采用了含有ARM的32位知識(shí)產(chǎn)權(quán)處理器核的器件。盡管由這些器件構(gòu)成的嵌入式系統(tǒng)有很強(qiáng)的功能，但為了使系統(tǒng)更為靈活完備，功能更為強(qiáng)大，對(duì)更多任務(wù)的完成具有更好的適應(yīng)性，通常必須為此處理器配置許多接口器件才能構(gòu)成一個(gè)完整的應(yīng)用系統(tǒng)。如除配置常規(guī)的SRAM、DRAM、Flash外，還必須配置網(wǎng)絡(luò)通信接口、串行通信接口、USB接口、VGA接口、PS/2接口或其他專用接口等。這樣會(huì)增加整個(gè)系統(tǒng)的體積、功耗，而降低系統(tǒng)的可靠性。但是如果將ARM或其他知識(shí)產(chǎn)權(quán)核，以硬核方式植入FPGA中，利用FPGA中的可編程邏輯資

5、源和IP軟核，直接利用FPGA中的邏輯宏單元來(lái)構(gòu)成該嵌入式系統(tǒng)處理器的接口功能模塊，就能很好地解決這些問(wèn)題。2.2基于FPGA嵌入IP軟核的SOPC系統(tǒng)這種SOPC系統(tǒng)是指在FPGA中植入軟核處理器，如：NIOSII核等。用戶可以根據(jù)設(shè)計(jì)的要求，利用相應(yīng)的EDA工具，對(duì)NIOSII及其外圍設(shè)備進(jìn)行構(gòu)建，使該嵌入式系統(tǒng)在硬件結(jié)構(gòu)、功能特點(diǎn)、資源占用等方面全面滿足用戶系統(tǒng)設(shè)計(jì)的要求。2.3VerilogHDL語(yǔ)言及QuartusⅡ軟件簡(jiǎn)介VerilogHDL語(yǔ)言是1983年GDA公司的PhilMoorby首創(chuàng)的，之后Moorby有設(shè)計(jì)了Verilog-XL仿真器獲得很大

6、成功，也使得VerilogHDL語(yǔ)言得到發(fā)展和推廣。VerilogHDL語(yǔ)言是在C語(yǔ)言的基礎(chǔ)上發(fā)展而來(lái)的。從語(yǔ)法結(jié)構(gòu)上看，VerilogHDL繼承和借鑒了C語(yǔ)言的很多語(yǔ)法，兩者有許多的相似之處，但VerilogHDL作為一種硬件描述語(yǔ)言，還是有本質(zhì)的區(qū)別。即可適于可綜合的電路設(shè)計(jì)，也可勝任電路和系統(tǒng)的仿真；能在多層次上對(duì)所設(shè)計(jì)的系統(tǒng)加以描述，從開(kāi)關(guān)級(jí)、門級(jí)，寄存器傳輸級(jí)到行為級(jí)等都可以擔(dān)任，而且沒(méi)規(guī)模限制；靈活多變的電路描述風(fēng)格，可進(jìn)行行為描述，也可進(jìn)行結(jié)構(gòu)描述等；應(yīng)用十分的廣泛。QuartusⅡ軟件是Atlera的CPLD/FPGA集成開(kāi)發(fā)軟件，具有完善的可視化設(shè)

7、計(jì)環(huán)境，并具有標(biāo)準(zhǔn)的EDA工具接口，基于QuartusⅡ進(jìn)行EDA設(shè)計(jì)開(kāi)發(fā)需要以下步驟:設(shè)計(jì)輸入、編譯、仿真、編程與驗(yàn)證等。2.4VHDL語(yǔ)言的特點(diǎn)VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，關(guān)于用VHDL和原理圖輸入進(jìn)行CPLD/FPGA設(shè)計(jì)的粗略比較：在設(shè)計(jì)中，如果采用原理圖輸入的設(shè)計(jì)方式是比較直觀的。你要設(shè)計(jì)的是什么，你就直接從庫(kù)中調(diào)出來(lái)用就行了。這樣比較符合人們的習(xí)慣。20在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開(kāi)發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。應(yīng)用VHDL進(jìn)行工程設(shè)計(jì)的優(yōu)點(diǎn)是多方面