電路的輸出有高阻態(tài)

《電路的輸出有高阻態(tài)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、模塊六1．電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。2．分配律3．反演律（摩根定律）：4．吸收律：證明：5．邏輯函數(shù)有5種表示形式：真值表、邏輯表達(dá)式、卡諾圖、邏輯圖和波形圖。6．異或函數(shù)：7．組合邏輯電路：輸出僅由輸入決定，與電路當(dāng)前狀態(tài)無關(guān)；電路結(jié)構(gòu)中無反饋環(huán)路（無記憶）。8．分析組合邏輯電路通常有以下幾個(gè)步驟：《表決。與非門。判一致電路》1.根據(jù)已知的邏輯圖寫出邏輯表達(dá)式。2.對(duì)得到的邏輯表達(dá)式進(jìn)行化簡(jiǎn)或變換。3.列出真值表4.進(jìn)行功能分析9．組合邏輯電路的設(shè)計(jì)一般步驟：1.將給出的實(shí)際邏輯問題進(jìn)行邏輯抽象，確定輸入輸出變量。

2、2.根據(jù)給定的因果關(guān)系列出真值表。3.根據(jù)真值表，寫出相應(yīng)的邏輯表達(dá)式，然后進(jìn)行化簡(jiǎn)，并轉(zhuǎn)換成命題所要求的邏輯表達(dá)式（最小項(xiàng)表達(dá)式）。4.根據(jù)可能提供的邏輯電路類型，求出所需要的表達(dá)式形式。5.根據(jù)化簡(jiǎn)或變換后的邏輯表達(dá)式，畫出邏輯圖。10．組合邏輯電路的基本單元是門電路，時(shí)序邏輯電路的基本單元是觸發(fā)器11．基本RS觸發(fā)器特點(diǎn)(1)觸發(fā)器的次態(tài)不僅與輸入信號(hào)狀態(tài)有關(guān)，而且與觸發(fā)器原來的狀態(tài)有關(guān)。(2)電路具有兩個(gè)穩(wěn)定狀態(tài)，在無外來觸發(fā)信號(hào)作用時(shí)，電路將保持原狀態(tài)不變。(3)在外加觸發(fā)信號(hào)有效時(shí)，電路可以觸發(fā)翻轉(zhuǎn)，實(shí)現(xiàn)置0或置1。(4)

3、在穩(wěn)定狀態(tài)下兩個(gè)輸出端的狀態(tài)和必須是互補(bǔ)關(guān)系，即有約束條件。12．同步RS觸發(fā)器C＝0時(shí)，觸發(fā)器保持原來狀態(tài)不變。C＝1時(shí)，工作情況與基本RS觸發(fā)器相同特點(diǎn)（1）時(shí)鐘電平控制。在C＝1期間接收輸入信號(hào)，C＝0時(shí)狀態(tài)保持不變，與基本RS觸發(fā)器相比，對(duì)觸發(fā)器狀態(tài)的轉(zhuǎn)變?cè)黾恿藭r(shí)間控制。（2）R、S之間有約束。不能允許出現(xiàn)R和S同時(shí)為1的情況，否則會(huì)使觸發(fā)器處于不確定的狀態(tài)。13．同步D觸發(fā)器C=1期間有效C=0時(shí)觸發(fā)器狀態(tài)保持不變。C=1時(shí)，根據(jù)同步RS觸發(fā)器的邏輯功能可知，如果D=0，則R=1，S=0，觸發(fā)器置0；如果D=1，則R=0，S

4、=1，觸發(fā)器置1。14．維持阻塞D觸發(fā)器Qn+1=DC上升沿時(shí)刻有效15．主從JK觸發(fā)器