電路的輸出有高阻態(tài)

電路的輸出有高阻態(tài)

ID:14447848

大小:265.00 KB

頁數(shù):4頁

時間:2018-07-28

電路的輸出有高阻態(tài)_第1頁
電路的輸出有高阻態(tài)_第2頁
電路的輸出有高阻態(tài)_第3頁
電路的輸出有高阻態(tài)_第4頁
資源描述:

《電路的輸出有高阻態(tài)》由會員上傳分享,免費在線閱讀,更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、模塊六1.電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。2.分配律3.反演律(摩根定律):4.吸收律:證明:5.邏輯函數(shù)有5種表示形式:真值表、邏輯表達式、卡諾圖、邏輯圖和波形圖。6.異或函數(shù):7.組合邏輯電路:輸出僅由輸入決定,與電路當前狀態(tài)無關(guān);電路結(jié)構(gòu)中無反饋環(huán)路(無記憶)。8.分析組合邏輯電路通常有以下幾個步驟:《表決。與非門。判一致電路》1.根據(jù)已知的邏輯圖寫出邏輯表達式。2.對得到的邏輯表達式進行化簡或變換。3.列出真值表4.進行功能分析9.組合邏輯電路的設(shè)計一般步驟:1.將給出的實際邏輯問題進行邏輯抽象,確定輸入輸出變量。

2、2.根據(jù)給定的因果關(guān)系列出真值表。3.根據(jù)真值表,寫出相應的邏輯表達式,然后進行化簡,并轉(zhuǎn)換成命題所要求的邏輯表達式(最小項表達式)。4.根據(jù)可能提供的邏輯電路類型,求出所需要的表達式形式。5.根據(jù)化簡或變換后的邏輯表達式,畫出邏輯圖。10.組合邏輯電路的基本單元是門電路,時序邏輯電路的基本單元是觸發(fā)器11.基本RS觸發(fā)器特點(1)觸發(fā)器的次態(tài)不僅與輸入信號狀態(tài)有關(guān),而且與觸發(fā)器原來的狀態(tài)有關(guān)。(2)電路具有兩個穩(wěn)定狀態(tài),在無外來觸發(fā)信號作用時,電路將保持原狀態(tài)不變。(3)在外加觸發(fā)信號有效時,電路可以觸發(fā)翻轉(zhuǎn),實現(xiàn)置0或置1。(4)

3、在穩(wěn)定狀態(tài)下兩個輸出端的狀態(tài)和必須是互補關(guān)系,即有約束條件。12.同步RS觸發(fā)器C=0時,觸發(fā)器保持原來狀態(tài)不變。C=1時,工作情況與基本RS觸發(fā)器相同特點(1)時鐘電平控制。在C=1期間接收輸入信號,C=0時狀態(tài)保持不變,與基本RS觸發(fā)器相比,對觸發(fā)器狀態(tài)的轉(zhuǎn)變增加了時間控制。(2)R、S之間有約束。不能允許出現(xiàn)R和S同時為1的情況,否則會使觸發(fā)器處于不確定的狀態(tài)。13.同步D觸發(fā)器C=1期間有效C=0時觸發(fā)器狀態(tài)保持不變。C=1時,根據(jù)同步RS觸發(fā)器的邏輯功能可知,如果D=0,則R=1,S=0,觸發(fā)器置0;如果D=1,則R=0,S

4、=1,觸發(fā)器置1。14.維持阻塞D觸發(fā)器Qn+1=DC上升沿時刻有效15.主從JK觸發(fā)器

當前文檔最多預覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學公式或PPT動畫的文件,查看預覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細閱讀文檔內(nèi)容,確認文檔內(nèi)容符合您的需求后進行下載,若出現(xiàn)內(nèi)容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡(luò)波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。