資源描述：
《論文-基于cpld的高速數(shù)據(jù)采集系統(tǒng)》由會員上傳分享，免費在線閱讀，更多相關內(nèi)容在學術論文-天天文庫。
1、1引言摘要本文針對高速數(shù)據(jù)采集的設計,介紹高速數(shù)據(jù)采集卡的硬件結(jié)構及工作原理,講述CPLD在數(shù)據(jù)采集與數(shù)據(jù)存儲的時序控制的VHDL模塊設計，給出各控制模塊的VHDL源程序。文章針對電路高速時產(chǎn)生的一些問題進行分析，討論用于指導ＰＣＢ布局、布線約束規(guī)則的過程及思路,并給出高速采集卡電路的PCB設計版圖。此數(shù)據(jù)采集卡AD轉(zhuǎn)換速率為30Mhz，數(shù)據(jù)緩存1M，并通過單片機于計算機通信進行數(shù)據(jù)處理。文章總將同時介紹高速采集卡電路用到的數(shù)模轉(zhuǎn)換芯片TLC5540,編程器件EPM7128,存儲芯片CY7C1049和單片機89S52等集成電路的特點與
2、工作原理，并對整個高速數(shù)據(jù)采集卡的設計過程中遇到的問題做出經(jīng)驗總結(jié)。關鍵詞：CPLDVHDL高速數(shù)據(jù)采集卡1引言1引言ABSTRACTThispaperisaboutthehigh-speeddataacquisitioncard.Itwilldescribesthehardwarestructureandworkingprincipleofthehigh-speedacquisitioncard,andtheVHDLmoduledesignonCPLDaboutthetimeseriescontrolondatacollection
3、anddatastore.Itwillalsoshowalloftheprogramlists.Inthisarticle,itwillanalysessomeproblemofthehigh-speedcircuits.ItwilldiscussthemethodofPCBwiringdesign.Onthedatacollectioncard,A/Dspeedis30MHz,databufferis1MHz.Datacommunicatewiththeexternaldevicebysinglechipmicrocomputer.
4、ThispaperwillalsointroductiveTLC5540,EMP7128,CY7C1049and89S52ICcharacterandworkprinciple,andsummarizetheexperienceofthedesign.KEYWORDS:CPLDVHDLhigh-speeddataacquisitioncard;1引言1引言目錄引言1第一章TLC5540A/D轉(zhuǎn)換電路31.1模擬信號與數(shù)字信號簡介31.2TLC5540性能特點31.3TLC5540引腳與工作原理4第二章AT89S52單片機62.1結(jié)構與
5、特點62.2定時器/計數(shù)器82.3中斷9第三章CPLD復雜邏輯編程器件103.1CPLD概述103.2MAX7000系列性能簡介103.3MAX7000的編程下載13第四章CY7C1049存儲器件164.1存儲器簡介164.2CY7C1049性能特點與工作原理16第五章軟件設計205.1VHDL硬件描述設計簡介205.2CPLD在數(shù)據(jù)采集卡中的工作原理215.3CPLD描述設計及模塊劃分22第六章硬件設計286.1ProtelDXP背景概況286.2ProtelDXP的強大功能特點簡介286.3印刷電路板設計系統(tǒng)PCB的特點306.4
6、數(shù)據(jù)采集卡原理圖設計311引言6.5印刷電路板設計系統(tǒng)PCB32特別感謝36參考文獻371引言引言隨著數(shù)字時代的到來，數(shù)字技術的應用已經(jīng)滲透到了人類生活的各個方面?，F(xiàn)代工業(yè)生產(chǎn)和科學研究對數(shù)據(jù)采集的要求日益提高，在瞬態(tài)信號測量、信號處理等一些高速、高精度的測量中，需要進行高速數(shù)據(jù)采集。高速數(shù)據(jù)采集系統(tǒng)目前已在雷達、聲納、軟件無線電、瞬態(tài)信號測試等領域得到廣泛應用。它的關鍵技術是高速ＡＤＣ技術、數(shù)據(jù)存儲與傳輸技術和抗干擾技術。對高速采樣數(shù)據(jù)存儲的性能要求：一是高速性，現(xiàn)在高速數(shù)據(jù)采集中所用的ＡＤＣ已達到幾十甚至幾百ＭＳＰＳ的水平，這就要
7、求采樣數(shù)據(jù)存儲器的速度也要與之匹配，也就是采用高速緩存；二是大容量，其原因是高速數(shù)據(jù)采集會產(chǎn)生巨大的數(shù)據(jù)流.現(xiàn)在通用的高速數(shù)據(jù)采集卡一般多是PCI卡或ISA卡，存在以下缺點：安裝麻煩；價格昂貴；受計算機插槽數(shù)量、地址、中斷資源限制，可擴展性差；復雜可編程邏輯器件CPLD的應用，為這些問題的解決提供了一種好的辦法。從電子ＣＡＤ、電子ＣＡＥ到電子設計自動化（ＥＤＡ），隨著設計復雜程度的不斷增加，設計的自動化程度越來越高。目前，ＥＤＡ技術作為電子設計的通用平臺，逐漸向支持系統(tǒng)級的設計發(fā)展；數(shù)字系統(tǒng)的設計也從圖形設計方法向硬件描述語言設計方法
8、發(fā)展?？删幊唐骷跀?shù)字系統(tǒng)設計領域得到廣泛應用，不僅縮短了系統(tǒng)開發(fā)周期，而且利用器件的現(xiàn)場可編程特性，可根據(jù)應用的要求對器件進行動態(tài)配置或編程，簡單易行地完成功能的添加和修改。利用CPLD芯片本身集成的上萬個邏輯門和EA
