論文-基于cpld的高速數(shù)據(jù)采集系統(tǒng)

《論文-基于cpld的高速數(shù)據(jù)采集系統(tǒng)》由會(huì)員上傳分享，免費(fèi)在線(xiàn)閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、1引言摘要本文針對(duì)高速數(shù)據(jù)采集的設(shè)計(jì),介紹高速數(shù)據(jù)采集卡的硬件結(jié)構(gòu)及工作原理,講述CPLD在數(shù)據(jù)采集與數(shù)據(jù)存儲(chǔ)的時(shí)序控制的VHDL模塊設(shè)計(jì)，給出各控制模塊的VHDL源程序。文章針對(duì)電路高速時(shí)產(chǎn)生的一些問(wèn)題進(jìn)行分析，討論用于指導(dǎo)ＰＣＢ布局、布線(xiàn)約束規(guī)則的過(guò)程及思路,并給出高速采集卡電路的PCB設(shè)計(jì)版圖。此數(shù)據(jù)采集卡AD轉(zhuǎn)換速率為30Mhz，數(shù)據(jù)緩存1M，并通過(guò)單片機(jī)于計(jì)算機(jī)通信進(jìn)行數(shù)據(jù)處理。文章總將同時(shí)介紹高速采集卡電路用到的數(shù)模轉(zhuǎn)換芯片TLC5540,編程器件EPM7128,存儲(chǔ)芯片CY7C1049和單片機(jī)89S52等集成電路的特點(diǎn)與

2、工作原理，并對(duì)整個(gè)高速數(shù)據(jù)采集卡的設(shè)計(jì)過(guò)程中遇到的問(wèn)題做出經(jīng)驗(yàn)總結(jié)。關(guān)鍵詞：CPLDVHDL高速數(shù)據(jù)采集卡1引言1引言ABSTRACTThispaperisaboutthehigh-speeddataacquisitioncard.Itwilldescribesthehardwarestructureandworkingprincipleofthehigh-speedacquisitioncard,andtheVHDLmoduledesignonCPLDaboutthetimeseriescontrolondatacollection

3、anddatastore.Itwillalsoshowalloftheprogramlists.Inthisarticle,itwillanalysessomeproblemofthehigh-speedcircuits.ItwilldiscussthemethodofPCBwiringdesign.Onthedatacollectioncard,A/Dspeedis30MHz,databufferis1MHz.Datacommunicatewiththeexternaldevicebysinglechipmicrocomputer.

4、ThispaperwillalsointroductiveTLC5540,EMP7128,CY7C1049and89S52ICcharacterandworkprinciple,andsummarizetheexperienceofthedesign.KEYWORDS:CPLDVHDLhigh-speeddataacquisitioncard;1引言1引言目錄引言1第一章TLC5540A/D轉(zhuǎn)換電路31.1模擬信號(hào)與數(shù)字信號(hào)簡(jiǎn)介31.2TLC5540性能特點(diǎn)31.3TLC5540引腳與工作原理4第二章AT89S52單片機(jī)62.1結(jié)構(gòu)與

5、特點(diǎn)62.2定時(shí)器/計(jì)數(shù)器82.3中斷9第三章CPLD復(fù)雜邏輯編程器件103.1CPLD概述103.2MAX7000系列性能簡(jiǎn)介103.3MAX7000的編程下載13第四章CY7C1049存儲(chǔ)器件164.1存儲(chǔ)器簡(jiǎn)介164.2CY7C1049性能特點(diǎn)與工作原理16第五章軟件設(shè)計(jì)205.1VHDL硬件描述設(shè)計(jì)簡(jiǎn)介205.2CPLD在數(shù)據(jù)采集卡中的工作原理215.3CPLD描述設(shè)計(jì)及模塊劃分22第六章硬件設(shè)計(jì)286.1ProtelDXP背景概況286.2ProtelDXP的強(qiáng)大功能特點(diǎn)簡(jiǎn)介286.3印刷電路板設(shè)計(jì)系統(tǒng)PCB的特點(diǎn)306.4

6、數(shù)據(jù)采集卡原理圖設(shè)計(jì)311引言6.5印刷電路板設(shè)計(jì)系統(tǒng)PCB32特別感謝36參考文獻(xiàn)371引言引言隨著數(shù)字時(shí)代的到來(lái)，數(shù)字技術(shù)的應(yīng)用已經(jīng)滲透到了人類(lèi)生活的各個(gè)方面?，F(xiàn)代工業(yè)生產(chǎn)和科學(xué)研究對(duì)數(shù)據(jù)采集的要求日益提高，在瞬態(tài)信號(hào)測(cè)量、信號(hào)處理等一些高速、高精度的測(cè)量中，需要進(jìn)行高速數(shù)據(jù)采集。高速數(shù)據(jù)采集系統(tǒng)目前已在雷達(dá)、聲納、軟件無(wú)線(xiàn)電、瞬態(tài)信號(hào)測(cè)試等領(lǐng)域得到廣泛應(yīng)用。它的關(guān)鍵技術(shù)是高速ＡＤＣ技術(shù)、數(shù)據(jù)存儲(chǔ)與傳輸技術(shù)和抗干擾技術(shù)。對(duì)高速采樣數(shù)據(jù)存儲(chǔ)的性能要求：一是高速性，現(xiàn)在高速數(shù)據(jù)采集中所用的ＡＤＣ已達(dá)到幾十甚至幾百ＭＳＰＳ的水平，這就要

7、求采樣數(shù)據(jù)存儲(chǔ)器的速度也要與之匹配，也就是采用高速緩存；二是大容量，其原因是高速數(shù)據(jù)采集會(huì)產(chǎn)生巨大的數(shù)據(jù)流.現(xiàn)在通用的高速數(shù)據(jù)采集卡一般多是PCI卡或ISA卡，存在以下缺點(diǎn)：安裝麻煩；價(jià)格昂貴；受計(jì)算機(jī)插槽數(shù)量、地址、中斷資源限制，可擴(kuò)展性差；復(fù)雜可編程邏輯器件CPLD的應(yīng)用，為這些問(wèn)題的解決提供了一種好的辦法。從電子ＣＡＤ、電子ＣＡＥ到電子設(shè)計(jì)自動(dòng)化（ＥＤＡ），隨著設(shè)計(jì)復(fù)雜程度的不斷增加，設(shè)計(jì)的自動(dòng)化程度越來(lái)越高。目前，ＥＤＡ技術(shù)作為電子設(shè)計(jì)的通用平臺(tái)，逐漸向支持系統(tǒng)級(jí)的設(shè)計(jì)發(fā)展；數(shù)字系統(tǒng)的設(shè)計(jì)也從圖形設(shè)計(jì)方法向硬件描述語(yǔ)言設(shè)計(jì)方法

8、發(fā)展?？删幊唐骷跀?shù)字系統(tǒng)設(shè)計(jì)領(lǐng)域得到廣泛應(yīng)用，不僅縮短了系統(tǒng)開(kāi)發(fā)周期，而且利用器件的現(xiàn)場(chǎng)可編程特性，可根據(jù)應(yīng)用的要求對(duì)器件進(jìn)行動(dòng)態(tài)配置或編程，簡(jiǎn)單易行地完成功能的添加和修改。利用CPLD芯片本身集成的上萬(wàn)個(gè)邏輯門(mén)和EA