第03章系統(tǒng)總線

《第03章系統(tǒng)總線》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫(kù)。

1、第3章系統(tǒng)總線1.什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)？答：P41.總線是多個(gè)部件共享的傳輸部件?？偩€傳輸?shù)奶攸c(diǎn)是：某一時(shí)刻只能有一路信息在總線上傳輸，即分時(shí)使用。為了減輕總線負(fù)載，總線上的部件應(yīng)通過(guò)三態(tài)驅(qū)動(dòng)緩沖電路與總線連通。講評(píng)：圍繞“為減輕總線負(fù)載”的幾種說(shuō)法：x應(yīng)對(duì)設(shè)備按速率進(jìn)行分類，各類設(shè)備掛在與自身速率相匹配的總線上；X應(yīng)采用多總線結(jié)構(gòu)（或多級(jí)總線）；X總線上的部件應(yīng)有不同的優(yōu)先級(jí)；4.為什么要設(shè)過(guò)總線判優(yōu)控制？常見(jiàn)的集屮式總線控制有幾種？各有何特點(diǎn)？哪種方式響應(yīng)時(shí)間最快？哪種方式対電路故障最敏感？答：總線判優(yōu)控制解決多個(gè)部件同時(shí)申請(qǐng)總

2、線時(shí)的使用權(quán)分配問(wèn)題；常見(jiàn)的集中式總線控制有三種：鏈?zhǔn)讲樵儭⒂?jì)數(shù)器定時(shí)查詢、獨(dú)立請(qǐng)求；特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡(jiǎn)單，易于擴(kuò)充，對(duì)電路故障最敏感；計(jì)數(shù)器定時(shí)查詢方式優(yōu)先級(jí)設(shè)置較靈活，對(duì)故障不敏感，連線及控制過(guò)程較復(fù)雜；獨(dú)立請(qǐng)求方式速度最快，但破件器件用量大，連線多，成本較高。.解帑下列概念：總線寬度、總線帶寬、總線復(fù)用、總線的主設(shè)備（或主模塊）、總線的從設(shè)備（或從模塊）、總線的傳輸周期和總線的通信控制。答：P46?？偩€寬度:總線帶寬:總線復(fù)用：通常指數(shù)據(jù)總線的根數(shù)；總線的數(shù)據(jù)傳輸率，指單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)；指同一條信號(hào)線可以分時(shí)傳輸不同的信號(hào)?？偩€的主設(shè)備（主模塊）：指一次總線傳

3、輸期間，擁有總線控制權(quán)的設(shè)備（模塊）；總線的從設(shè)備（從模塊）：指一次總線傳輸期間，配合主設(shè)備完成數(shù)據(jù)傳輸?shù)脑O(shè)備（模塊）,它只能被動(dòng)接受主設(shè)備發(fā)來(lái)的命令；總線的傳輸周期：指總線完成一次完整而可靠的傳輸所需時(shí)間；總線的通信控制：指總線傳送過(guò)程中雙方的時(shí)間配介方式。6.試比較同步通信和界步通信。答：同步通信：指由統(tǒng)一時(shí)鐘控制的通信，控制方式簡(jiǎn)單?，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差界較大時(shí)，總線工作效率明顯下降。適合于速度差別不大的場(chǎng)合。異步通信：指沒(méi)有統(tǒng)一時(shí)鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較人時(shí)，有利于提髙總線工作效率。&為

4、什么說(shuō)半同步通信同時(shí)保留了同步通信和界步通信的特點(diǎn)？答:半同步通信既能像同步通信那樣山統(tǒng)一時(shí)鐘控制，乂能像異步通信那樣允許傳輸時(shí)間不一致,因此工作效率介于兩者Z間。10.為什么要設(shè)置總線標(biāo)準(zhǔn)？你知道口前流行的總線標(biāo)準(zhǔn)育哪些？什么叫plugandplay?哪些總線有這一特點(diǎn)？答：總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問(wèn)題；目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、PCI等;plugandplay；即插即用,EISA、PCI等具有此功能。11.畫一個(gè)具有雙向傳輸功能的總線邏輯圖。答：在總線的兩端分別配置三態(tài)門，就可以使總線具有雙向傳輸功能。12.設(shè)數(shù)據(jù)總線上接有A、B、C、D四個(gè)

5、寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計(jì)：(1)設(shè)計(jì)一個(gè)電路，在同一時(shí)間實(shí)現(xiàn)D-A、D->B和D-C寄存器間的傳送；(2)設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)下列操作：T0時(shí)刻完成D->總線；T1時(shí)刻完成總線一A；T2時(shí)刻完成A—總線；T3時(shí)刻完成總線一B。解：(1)山T打開(kāi)三態(tài)門將D寄存器中的內(nèi)容送至總線bus,山cp脈沖同時(shí)將總線上的數(shù)據(jù)打入到A、B、C寄存器中。T和cp的時(shí)間關(guān)系如圖(1)所示。圖(1)(2)三態(tài)門1受T0+T1控制，以確保TO時(shí)刻D—總線，以及T1時(shí)刻總線一接收門1-A。三態(tài)門2受T2+T3控制,以確保T2時(shí)刻A-總線,以及T3時(shí)刻總線一接收門2-B。TO、T1、T2

6、、T3波形圖如圖(2)所示。TBUSft圖⑵