fpga輕松學(xué)習(xí)用quartusii通過(guò)原理圖完成與門電路設(shè)計(jì)

《fpga輕松學(xué)習(xí)用quartusii通過(guò)原理圖完成與門電路設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。

1、FPGA輕松學(xué)習(xí)用QuartusII通過(guò)原理圖完成與門電路設(shè)計(jì)打開(kāi)QuartusII軟件，程序主界面如下：1，新建一個(gè)工程點(diǎn)擊File——>NewProjectWizard，打開(kāi)創(chuàng)建新工程向?qū)?，這里你將完成工程的基本設(shè)定選項(xiàng)。1，Projectnameanddirectory——工程的名稱與目錄2，Nameofthetop-leveldesignentity——頂層設(shè)計(jì)實(shí)體的名稱3，Projectfilesandlibraries——項(xiàng)目文件與庫(kù)4，Targetdevicefamilyanddevice——目標(biāo)設(shè)備的族類5，EDAtoolsettings——EDA工

2、具設(shè)定這里一般設(shè)定好工程名稱和目錄，頂層設(shè)計(jì)實(shí)體名稱以及目標(biāo)設(shè)備族類就可以了，其他的暫時(shí)直接使用默認(rèn)項(xiàng)就可以了。2，新建一個(gè)設(shè)計(jì)文件通過(guò)點(diǎn)擊File——>New打開(kāi)新建文件選擇框，由于我們這里使用原理圖描述實(shí)現(xiàn)的，則文件類型選擇DesignFiles——>BlockDiagram/SchematicFile，就新建了一個(gè)原理圖文件，將其保存起來(lái)，注意命名要跟前面設(shè)置的頂層設(shè)計(jì)實(shí)體名稱相同。3，編寫(xiě)設(shè)計(jì)文件接下來(lái)開(kāi)始在文件中繪制原理圖，這里首先完成與門的添加，點(diǎn)擊左側(cè)工具欄中的SymbolTool按鈕，打開(kāi)Symbol選擇框，選擇primitives——>logic—

3、—>and2，點(diǎn)擊OK后即可在原理圖中添加一個(gè)2輸入的與門了。在同樣通過(guò)SymbolTool中的加入和primitives——>pin——>output加入輸入和輸出引腳，然后在原理圖中把他們用OrthogonalNodeTool即導(dǎo)線連接起來(lái)，雙擊輸入輸出引腳，為他們?cè)O(shè)定好名字，pinA，pinB，pinC，就完成了原理圖中的設(shè)計(jì)。4，編譯（分析綜合）點(diǎn)擊Processing——>Start——>StartAnalysis&Synthesis，進(jìn)行分析綜合，就好像是對(duì)程序進(jìn)行編譯，等待片刻，如果沒(méi)有錯(cuò)誤，編譯報(bào)告會(huì)輸出出來(lái)。5，配置管腳接下來(lái)配置管腳，就是設(shè)定剛才

4、加入的輸入輸出管腳與實(shí)驗(yàn)板上FPGA芯片外部引腳之間的對(duì)應(yīng)關(guān)系，設(shè)定好這個(gè)，我們?cè)O(shè)計(jì)的與門電路才能通過(guò)FPGA外部引腳與實(shí)驗(yàn)板上的其他設(shè)備連接起來(lái)，我們才好觀察到電路的設(shè)計(jì)效果。點(diǎn)擊Assignment——>Pins，打開(kāi)PinPlanner設(shè)定框，這里查看實(shí)驗(yàn)板的說(shuō)明文件，我們使用兩個(gè)撥動(dòng)開(kāi)關(guān)來(lái)連接輸入引腳，用一個(gè)led燈來(lái)連接輸出引腳，對(duì)照說(shuō)明中的表格，為pinA，pinB，pinC分配PIN_N25，PIN_N26和PIN_AE23，設(shè)定好后點(diǎn)擊Assignment——>Device進(jìn)入設(shè)定框，點(diǎn)擊DeviceandPinOptions按鈕，在Devicean

5、dPinOption框中的UnusedPins標(biāo)簽下將Reserveallunusedpins設(shè)定為Asoutputdrivingground。因?yàn)槲覀兊脑O(shè)計(jì)最終會(huì)以電路的表達(dá)形式工作，錯(cuò)誤的設(shè)計(jì)極其容易導(dǎo)致實(shí)驗(yàn)板的損壞。6，下載程序當(dāng)然我們實(shí)際設(shè)計(jì)中可能會(huì)用到波形仿真工具進(jìn)行驗(yàn)證，進(jìn)行時(shí)間分析驗(yàn)證，甚至要設(shè)定布局布線等工作，反復(fù)迭代修正，才能完成一個(gè)復(fù)雜電路的設(shè)計(jì)，不過(guò)這里這個(gè)與門的demo很簡(jiǎn)單，完成以上設(shè)計(jì)工作后，可以開(kāi)始編譯了，點(diǎn)擊Processing——>StartCompilation開(kāi)始吧。如果沒(méi)有錯(cuò)誤，輸出編譯報(bào)告，就可以準(zhǔn)備下載到實(shí)驗(yàn)板上去了。點(diǎn)擊

6、Tool——>Programmer，打開(kāi)下載工具。這里我們選擇使用JTAG的下載方式，注意先給實(shí)驗(yàn)板上電，點(diǎn)擊Start開(kāi)始，等待片刻，走完下載進(jìn)度條，下載完成。7，完成現(xiàn)在你可以在實(shí)驗(yàn)板上通過(guò)SW0和SW1來(lái)設(shè)定與門的輸入了，實(shí)驗(yàn)板上的LEDR0相應(yīng)的亮或者滅。我們實(shí)現(xiàn)的與門在哪呢？就在你面前實(shí)驗(yàn)板的芯片中，實(shí)際上實(shí)驗(yàn)板的芯片中有很多電路單元，通過(guò)我們的編程選擇我們需要的電路單元用連線連接起來(lái)，在通過(guò)配置引腳連接到FPGA芯片的外部引腳上，F(xiàn)PGA是焊接在PCB板上的，PCB板上的銅線把FPGA引腳與外部設(shè)備比如開(kāi)關(guān)，發(fā)光二極管等連接起來(lái)，我們的電路就真正的連接到

7、了這個(gè)系統(tǒng)當(dāng)中了。他們之間的連接關(guān)系在圖中表示出來(lái)。8，總結(jié)經(jīng)過(guò)了這么多繁雜的步驟，我們僅僅完成的是一個(gè)簡(jiǎn)單的與門電路，好在通過(guò)這個(gè)過(guò)程我們只是了解一下FPGA設(shè)計(jì)的基本過(guò)程與簡(jiǎn)單操作，熟悉了這個(gè)流程，以上步驟還是很清楚的，而且實(shí)現(xiàn)一個(gè)復(fù)雜的設(shè)計(jì)也基本是沿這個(gè)過(guò)程走的。后面我們用FPGA實(shí)現(xiàn)一個(gè)CPU也可以這樣下載到FPGA芯片當(dāng)中，這可是一個(gè)真正的電路，真正工作的CPU，麻雀雖小五臟俱全，不再是僅僅在電腦上仿真了，你必然會(huì)滿心歡喜。而且實(shí)際中，這樣的設(shè)計(jì)（當(dāng)然還有一些其他的工作要做），是能夠送到工廠中去生產(chǎn)真正的ASIC專用電路，也就是真正的，我們能摸到能使用