p阱cmos芯片制作工藝設(shè)計(jì)

p阱cmos芯片制作工藝設(shè)計(jì)

ID:6349010

大?。?5.50 KB

頁(yè)數(shù):13頁(yè)

時(shí)間:2018-01-11

p阱cmos芯片制作工藝設(shè)計(jì)_第1頁(yè)
p阱cmos芯片制作工藝設(shè)計(jì)_第2頁(yè)
p阱cmos芯片制作工藝設(shè)計(jì)_第3頁(yè)
p阱cmos芯片制作工藝設(shè)計(jì)_第4頁(yè)
p阱cmos芯片制作工藝設(shè)計(jì)_第5頁(yè)
資源描述:

《p阱cmos芯片制作工藝設(shè)計(jì)》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)

1、姓名:張永慶學(xué)號(hào):201215612微電子技術(shù)綜合實(shí)踐P阱CMOS芯片制作工藝設(shè)計(jì)《微電子技術(shù)綜合實(shí)踐》設(shè)計(jì)報(bào)告題目:P阱CMOS芯片制作工藝設(shè)計(jì)院系:自動(dòng)化學(xué)院電子工程系專業(yè)班級(jí):學(xué)生學(xué)號(hào):學(xué)生姓名:指導(dǎo)教師姓名:職稱:起止時(shí)間:6月27日—7月8日成績(jī):目錄一、設(shè)計(jì)要求31、設(shè)計(jì)任務(wù)32、特性指標(biāo)要求33、結(jié)構(gòu)參數(shù)參考值34、設(shè)計(jì)內(nèi)容3二、MOS管的器件特性設(shè)計(jì)31、NMOS管參數(shù)設(shè)計(jì)與計(jì)算32、PMOS管參數(shù)設(shè)計(jì)與計(jì)算4三、工藝流程設(shè)計(jì)51、襯底制備52、初始氧化6姓名:張永慶學(xué)號(hào):2012156123、阱區(qū)光刻64、P阱注入65、剝離阱區(qū)的氧化層66、熱生長(zhǎng)二氧化

2、硅緩沖層67、LPCVD制備Si3N4介質(zhì)68、有源區(qū)光刻:即第二次光刻79、N溝MOS管場(chǎng)區(qū)光刻710、N溝MOS管場(chǎng)區(qū)P+注入711、局部氧化812、剝離Si3N4層及SiO2緩沖層813、熱氧化生長(zhǎng)柵氧化層814、P溝MOS管溝道區(qū)光刻815、P溝MOS管溝道區(qū)注入816、生長(zhǎng)多晶硅817、刻蝕多晶硅柵818、涂覆光刻膠919、刻蝕P溝MOS管區(qū)域的膠膜9120、注入?yún)㈦sP溝MOS管區(qū)域921、涂覆光刻膠922、刻蝕N溝MOS管區(qū)域的膠膜923、注入?yún)㈦sN溝MOS管區(qū)域924、生長(zhǎng)PSG925、引線孔光刻1026、真空蒸鋁10姓名:張永慶學(xué)號(hào):20121561227

3、、鋁電極反刻10四、P阱光刻版1.氧化生長(zhǎng)2.曝光3.氧化層刻蝕4.P阱注入5.形成P阱6.氮化硅的刻蝕7.場(chǎng)氧的生長(zhǎng)8.去除氮化硅9.柵氧的生長(zhǎng)10.生長(zhǎng)多晶硅11.刻蝕多晶硅12.N+離子注入13.P+離子注入14.生長(zhǎng)磷化硅玻璃PSG15.光刻接觸孔16.刻鋁17.鈍化保護(hù)層淀積五、工藝實(shí)施方案六、心得體會(huì)七、參考資料一.設(shè)計(jì)要求:1、設(shè)計(jì)任務(wù):N阱CMOS芯片制作工藝設(shè)計(jì)2、特性指標(biāo)要求姓名:張永慶學(xué)號(hào):201215612n溝多晶硅柵MOSFET:閾值電壓VTn=0.5V,漏極飽和電流IDsat≥1mA,漏源飽和電壓VDsat≤3V,漏源擊穿電壓BVDS=35V,

4、柵源擊穿電壓BVGS≥25V,跨導(dǎo)gm≥2mS,截止頻率fmax≥3GHz(遷移率μn=600cm2/V·s)p溝多晶硅柵MOSFET:閾值電壓VTp=-1V,漏極飽和電流IDsat≥1mA,漏源飽和電壓VDsat≤3V,漏源擊穿電壓BVDS=35V,柵源擊穿電壓BVGS≥25V,跨導(dǎo)gm≥0.5mS,截止頻率fmax≥1GHz(遷移率μp=220cm2/V·s)3、結(jié)構(gòu)參數(shù)參考值:N型硅襯底的電阻率為20W·cm;墊氧化層厚度約為600?;氮化硅膜厚約為1000?;P阱摻雜后的方塊電阻為3300W/e,結(jié)深為5~6mm;NMOS管的源、漏區(qū)磷摻雜后的方塊電阻為25W/e

5、,結(jié)深為1.0~1.2mm;PMOS管的源、漏區(qū)硼摻雜后的方塊電阻為25W/e,結(jié)深為1.0~1.2mm;場(chǎng)氧化層厚度為1mm;柵氧化層厚度為500?;多晶硅柵厚度為4000~5000?。4、設(shè)計(jì)內(nèi)容1、MOS管的器件特性參數(shù)設(shè)計(jì)計(jì)算;2、確定p阱CMOS芯片的工藝流程,畫出每步對(duì)應(yīng)的剖面圖;3、分析光刻工藝,畫出整套光刻版示意圖;4、給出n阱CMOS芯片制作的工藝實(shí)施方案(包括工藝流程、方法、條件、結(jié)果)二.MOS管的器件特性設(shè)計(jì)1、NMOS管參數(shù)設(shè)計(jì)與計(jì)算:由BVGS=EBtox得tox=fmax=BVGS25eox則C£8.3′10-8F?,3=417C=2oxox

6、6VcmEB6′10oxmn(VGS-VT)31GHz得L£3.23mm22pL姓名:張永慶學(xué)號(hào):201215612WmpCOX2L(VGS-VT)23mA,式中(VGS-VT)≥VDS(sat),得W312.2L再由IDSAT=又gm=3?IDWmnCOXW=(VGS-VT)30.5ms,得39.1?VGSLL4W312.2L閾值電壓VTP=(-

7、QSD(max)

8、-QSS)toxeox-2ffn+fmsQSD(max)=eNAxdTxdT=(4esffneNA)ffn=KTND)fms=1.1VeniqND2L得L30.7mm2es取ND發(fā)現(xiàn)當(dāng)ND=1′1017cm

9、-3時(shí)VTP=-1.05V符合要求,又BVDS=2、PMOS管參數(shù)設(shè)計(jì)與計(jì)算:因?yàn)锽VGS=EBtox,其中,EB=6×106tox=BVGS253=41?7EB6′106VWmpC2LoxV,BVGS325V所以)飽和電流:ID(sat=V(G-SV2T)式中(VGS-VT)≥VDS(sat),,Cox=Weoxox=8.22′10-8IDsat≥1mA故可得寬長(zhǎng)比:34.51由gm=?IDWmnCOX=(VGS-VT)32ms可得寬長(zhǎng)比:?VGSLW313.51LW313.51Lm(V-V)fmax=nGS2T33GHz

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無(wú)此問(wèn)題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫(kù)負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無(wú)法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。