資源描述：
《eda課程設計---基于fpga的半整數分頻器設計》由會員上傳分享，免費在線閱讀，更多相關內容在學術論文-天天文庫。
1、課程設計報告設計名稱EDA（VHDL）課程設計專業(yè)班級電子0942姓名姬鵬沖學號0904451213成績評定考核內容平時表現設計報告設計成果和答辯綜合評定成績成績電氣與信息工程學院二0一二年一月課程設計要求和成績考核辦法（要求和成績考核辦法在封皮背面打?。?．不允許在教室或實驗室內吸煙、吃零食，不準帶無關人員到教室或實驗室活動，否則扣平時表現分。2．凡病事假超過3天（每天7小時），或遲到早退三次以上，或曠課兩次（1天）以上，不得參加本次考核，按不及格處理，本次課程設計不能通過。3．病事假必須有請假條，需經班主任或有關領導
2、批準，否則按曠課處理。4．課程設計的考核由指導教師根據設計表現（出勤、遵守紀律情況等）、設計報告、設計成果、答辯等幾個方面，給出各項成績或權重，綜合后給出課程設計總成績。該設計考核須經教研室主任審核，主管院長審批備案。5．成績評定采用五級分制，即優(yōu)、良、中、及格和不及格。6．課程設計結束一周內，指導教師提交成績和設計總結。7．設計過程考核和成績在教師手冊中要有記載。實習報告要求實習報告內容、格式各專業(yè)根據實習（設計）類別（技能實習、認識實習、生產實習、畢業(yè)實習等）統一規(guī)范，經教研室主任審核、主管院長審批備案。注意：1．課
3、程設計任務書和指導書在課程設計前發(fā)給學生，設計任務書放置在設計報告封面后和正文目錄前。2．為了節(jié)省紙張，保護環(huán)境，便于保管設計報告，統一采用A4紙，課程設計報告建議雙面打印（正文采用宋體五號字）或手寫，左側裝訂，訂兩個釘?；贔PGA的半整數分頻器設計一、系統設計任務及功能概述本系統是利用VHDL硬件描述語言和原理圖輸入方式，通過MUX+PLUSⅡ開發(fā)軟件和ALTER公司的FLEX系列EPF10K10LC84-4型FPGA方便的完成了半整數分頻器電路的設計。本系統是通過控制單位時間內兩種分頻比出現的不同次數來獲得所需要的
4、小數分頻值。二、系統設計方案和程序設計1．系統設計方案我們采用脈沖吞吐計數器和鎖相環(huán)技術，先設計兩個不同分頻比的整數分頻器，然后通過控制單位時間內兩種分頻比出現的不同次數來獲得所需要的5.5分頻值。該分頻器電路可由一個異或門、一個模6數器和二分頻器組成。這樣可以實現分頻系數為5.5分頻器以及11分頻。設計框圖如下所示2．VHDL程序設計（1）模6計數器VHDL描述設計該計數器可產生一個分頻系數為5.5分頻器，并產生一個默認的邏輯符號cont6。其輸入端口為rst、en和clk；輸出端口為qa,qb,qc。下面給出模6數器
5、的VHDL描述代碼：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitycont6isport(clk:instd_logic;rst:instd_logic;en:instd_logic;qa,qb,qc:outstd_logic);endentitycont6;architecturewodeofcont6issignalcount:std_logic_vector(2downto0);beginprocess(clk
6、,rst,en)isbeginifrst='1'thencount<="000";elsifclk'eventandclk='1'thenifen='1'thenifcount="101"thencount<="000";elsecount<=count+1;endif;endif;endif;endprocess;qa<=count(0);qb<=count(1);qc<=count(2);endarchitecturewode;模六計數器原件生成圖如下：圖一模六計數器原件生成上面的程序經編譯、時序模擬在MAX+PLU
7、SⅡ中可得到如圖所示的仿真波形:圖2模6計數器仿真波形（2）半整數分頻器設計現在通過設計一個分頻系數為5.5的分頻器給出用FPGA設計半整數分頻器的一般方法。該5.5分頻器由前面設計的模6計數器、異或門和D觸發(fā)器組成，利用圖形設計方法構造如圖所示的5.5分頻器電路原理圖。圖35.5分頻器電路原理圖3．將cont6、異或門和D觸發(fā)器通過圖3所示的電路建立邏輯連接關系，并用原理圖輸入方式調入圖形編輯器，然后經過邏輯綜合即可得到如圖4所示的仿真波形。圖45.5分頻器仿真波形圖4．輸入、輸出接口說明接口名稱類型(輸入/輸出)結構
8、圖上的信號名引腳號說明inclkininclock2系統時鐘11MHzoutclkoutoutclock6系統輸出Q1outq5系統輸出三.課程設計總結通過用VHDL語言描述模N計數器，然后進行波形仿真，原理圖仿真等，了解了半整數分頻器的工作原理。試驗中遇到了好多不會的通過查書，請教老師，請教同學一一解決了。通過這次
