基于fpga的多功能電子鐘的設(shè)計(jì)論文

基于fpga的多功能電子鐘的設(shè)計(jì)論文

ID:12052480

大?。?27.00 KB

頁(yè)數(shù):39頁(yè)

時(shí)間:2018-07-15

基于fpga的多功能電子鐘的設(shè)計(jì)論文_第1頁(yè)
基于fpga的多功能電子鐘的設(shè)計(jì)論文_第2頁(yè)
基于fpga的多功能電子鐘的設(shè)計(jì)論文_第3頁(yè)
基于fpga的多功能電子鐘的設(shè)計(jì)論文_第4頁(yè)
基于fpga的多功能電子鐘的設(shè)計(jì)論文_第5頁(yè)
資源描述:

《基于fpga的多功能電子鐘的設(shè)計(jì)論文》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、畢業(yè)設(shè)計(jì)(論文)題目基于FPGA的多功能電子鐘的設(shè)計(jì)系(院)物理與電子科學(xué)系專業(yè)應(yīng)用電子技術(shù)班級(jí)學(xué)生姓名學(xué)號(hào)指導(dǎo)教師職稱講師二〇一二年六月十日獨(dú)創(chuàng)聲明本人鄭重聲明:所呈交的畢業(yè)設(shè)計(jì)(論文),是本人在指導(dǎo)老師的指導(dǎo)下,獨(dú)立進(jìn)行研究工作所取得的成果,成果不存在知識(shí)產(chǎn)權(quán)爭(zhēng)議。盡我所知,除文中已經(jīng)注明引用的內(nèi)容外,本設(shè)計(jì)(論文)不含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫過(guò)的作品成果。對(duì)本文的研究做出重要貢獻(xiàn)的個(gè)人和集體均已在文中以明確方式標(biāo)明。本聲明的法律后果由本人承擔(dān)。?作者簽名:二〇一二年六月十日?畢業(yè)設(shè)計(jì)(論文)使用授權(quán)聲明本人完全了解濱州學(xué)院關(guān)于收集、保存、使用畢業(yè)設(shè)計(jì)(論文)的規(guī)定。本人愿意按

2、照學(xué)校要求提交學(xué)位論文的印刷本和電子版,同意學(xué)校保存學(xué)位論文的印刷本和電子版,或采用影印、數(shù)字化或其它復(fù)制手段保存設(shè)計(jì)(論文);同意學(xué)校在不以營(yíng)利為目的的前提下,建立目錄檢索與閱覽服務(wù)系統(tǒng),公布設(shè)計(jì)(論文)的部分或全部?jī)?nèi)容,允許他人依法合理使用。(保密論文在解密后遵守此規(guī)定)?作者簽名:二〇一二年六月十日基于FPGA的多功能電子鐘的設(shè)計(jì)摘要本文介紹了多功能電子鐘的現(xiàn)狀及發(fā)展動(dòng)態(tài),多功能電子鐘的應(yīng)用,多功能電子鐘的基本原理和實(shí)現(xiàn)方法以及系統(tǒng)構(gòu)建理論。針對(duì)現(xiàn)行電子鐘設(shè)計(jì)方案實(shí)現(xiàn)起來(lái)相對(duì)復(fù)雜、誤差偏大等弊端,對(duì)以FPGA為核心器件的電子鐘方案進(jìn)行了實(shí)驗(yàn)研究,利用EDA技術(shù)自頂向下的設(shè)計(jì)方法,設(shè)計(jì)

3、電子鐘各模塊及相應(yīng)具體電路,通過(guò)編譯、仿真并下載到FPGA實(shí)驗(yàn)平臺(tái)進(jìn)行測(cè)試,運(yùn)行結(jié)果表明系統(tǒng)能以較小的誤差顯示時(shí)、分、秒,并且當(dāng)走時(shí)不準(zhǔn)時(shí),可以通過(guò)相應(yīng)設(shè)置鍵實(shí)現(xiàn)校時(shí)。關(guān)鍵詞:多功能電子鐘;EDA;FPGA34Basedonthedesignofthemulti-functionelectricclockFPGAAbstractThispaperintroducesthepresentsituationanddevelopmentofmulti-functionelectricclockdynamic,multi-functionelectricclockapplication,multi

4、-functionelectricclockwiththebasicprincipleandmethodandsystembuildingtheory.Accordingtotheexistingelectricclockdesignimplementationuprelativelycomplicated,errorslantsbigdisadvantage,theFPGAforthecoredevicetheelectricclockschemeintheexperimentalresearch,usingEDAtechnologythetop-downdesignmethod,des

5、igntheelectricclockandthecorrespondingspecificcircuitmodule,throughthecompilation,simulation,anddownloadtoFPGAexperimentalplatformtotest,operationresultsshowthatthesystemcanwithasmallerrorshows,minutesandseconds,andwhenwalkingisincorrect,canthroughthecorrespondingsettingkeyrealizationschool.Keywor

6、ds:multi-functionelectricclock;EDA;FPGA34目錄引言1第一章FPGA簡(jiǎn)介31.1FPGA概述31.2FPGA基本結(jié)構(gòu)31.3FPGA系統(tǒng)設(shè)計(jì)流程5第二章可編程邏輯器件概述及設(shè)計(jì)方案62.1CPLD/FPGA概述及VHDL語(yǔ)言的特點(diǎn)62.2可編程邏輯器件的分類和發(fā)展歷程82.3EPF10K10LC84-4芯片簡(jiǎn)介102.4電子時(shí)鐘的設(shè)計(jì)方案10第三章系統(tǒng)電路設(shè)計(jì)123.1總體設(shè)計(jì)123.2顯示電路設(shè)計(jì)133.2.1分頻器電路153.2.2掃描電路電路163.2.3BCD碼多路選擇器173.2.4BCD譯碼器173.2.5位選碼電路173.3電子時(shí)鐘計(jì)數(shù)器

7、電路設(shè)計(jì)173.3.1秒和分計(jì)數(shù)器設(shè)計(jì)173.3.2小時(shí)計(jì)數(shù)器設(shè)計(jì)19總結(jié)23參考文獻(xiàn)25謝辭26附錄.................................................................34.................................................................2734引言時(shí)鐘,自從它發(fā)明的那天起,就成為人類的朋友,但

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無(wú)此問題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫(kù)負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無(wú)法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。