基于fpga的多功能電子鐘的設(shè)計new

基于fpga的多功能電子鐘的設(shè)計new

ID:20216885

大?。?33.50 KB

頁數(shù):38頁

時間:2018-10-11

基于fpga的多功能電子鐘的設(shè)計new_第1頁
基于fpga的多功能電子鐘的設(shè)計new_第2頁
基于fpga的多功能電子鐘的設(shè)計new_第3頁
基于fpga的多功能電子鐘的設(shè)計new_第4頁
基于fpga的多功能電子鐘的設(shè)計new_第5頁
資源描述:

《基于fpga的多功能電子鐘的設(shè)計new》由會員上傳分享,免費在線閱讀,更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫

1、濱州學(xué)院專科畢業(yè)設(shè)計(論文)畢業(yè)設(shè)計(論文)題目基于FPGA的多功能電子鐘的設(shè)計系(院)物理與電子科學(xué)系專業(yè)應(yīng)用電子技術(shù)班級2009級2班學(xué)生姓名陳振斌孫耀武李萬秀姜華剛韓良斌學(xué)號20090218782009021908200902189220090219042009021893指導(dǎo)教師王樹斌職稱講師二〇一二年六月十日濱州學(xué)院??飘厴I(yè)設(shè)計(論文)獨創(chuàng)聲明本人鄭重聲明:所呈交的畢業(yè)設(shè)計(論文),是本人在指導(dǎo)老師的指導(dǎo)下,獨立進行研究工作所取得的成果,成果不存在知識產(chǎn)權(quán)爭議。盡我所知,除文中已經(jīng)注明引用的內(nèi)容外,本設(shè)計(論文)不含任何其他個人或集體已經(jīng)發(fā)表或撰寫過的作品成果。對本文的研究做

2、出重要貢獻的個人和集體均已在文中以明確方式標明。本聲明的法律后果由本人承擔(dān)。?作者簽名:二〇一二年六月十日?畢業(yè)設(shè)計(論文)使用授權(quán)聲明本人完全了解濱州學(xué)院關(guān)于收集、保存、使用畢業(yè)設(shè)計(論文)的規(guī)定。本人愿意按照學(xué)校要求提交學(xué)位論文的印刷本和電子版,同意學(xué)校保存學(xué)位論文的印刷本和電子版,或采用影印、數(shù)字化或其它復(fù)制手段保存設(shè)計(論文);同意學(xué)校在不以營利為目的的前提下,建立目錄檢索與閱覽服務(wù)系統(tǒng),公布設(shè)計(論文)的部分或全部內(nèi)容,允許他人依法合理使用。(保密論文在解密后遵守此規(guī)定)?作者簽名:二〇一二年六月十日濱州學(xué)院??飘厴I(yè)設(shè)計(論文)基于FPGA的多功能電子鐘的設(shè)計摘要本文介紹了多

3、功能電子鐘的現(xiàn)狀及發(fā)展動態(tài),多功能電子鐘的應(yīng)用,多功能電子鐘的基本原理和實現(xiàn)方法以及系統(tǒng)構(gòu)建理論。針對現(xiàn)行電子鐘設(shè)計方案實現(xiàn)起來相對復(fù)雜、誤差偏大等弊端,對以FPGA為核心器件的電子鐘方案進行了實驗研究,利用EDA技術(shù)自頂向下的設(shè)計方法,設(shè)計電子鐘各模塊及相應(yīng)具體電路,通過編譯、仿真并下載到FPGA實驗平臺進行測試,運行結(jié)果表明:系統(tǒng)能以較小的誤差顯示時、分、秒,并且當(dāng)走時不準時,可以通過相應(yīng)設(shè)置鍵實現(xiàn)校時。關(guān)鍵詞:多功能電子鐘;EDA;FPGA33濱州學(xué)院??飘厴I(yè)設(shè)計(論文)Basedonthedesignofthemulti-functionelectricclockFPGAAbs

4、tractThispaperintroducesthepresentsituationanddevelopmentofmulti-functionelectricclockdynamic,multi-functionelectricclockapplication,multi-functionelectricclockwiththebasicprincipleandmethodandsystembuildingtheory.Accordingtotheexistingelectricclockdesignimplementationuprelativelycomplicated,err

5、orslantsbigdisadvantage,theFPGAforthecoredevicetheelectricclockschemeintheexperimentalresearch,usingEDAtechnologythetop-downdesignmethod,designtheelectricclockandthecorrespondingspecificcircuitmodule,throughthecompilation,simulation,anddownloadtoFPGAexperimentalplatformtotest,operationresultssho

6、wthatthesystemcanwithasmallerrorshows,minutesandseconds,andwhenwalkingisincorrect,canthroughthecorrespondingsettingkeyrealizationschool.Keywords:multi-functionelectricclock;EDA;FPGA33濱州學(xué)院??飘厴I(yè)設(shè)計(論文)目錄引言1第一章FPGA簡介31.1FPGA概述31.2FPGA基本結(jié)構(gòu)31.3FPGA系統(tǒng)設(shè)計流程5第二章可編程邏輯器件概述及設(shè)計方案62.1CPLD/FPGA概述及VHDL語言的特點62.2可編

7、程邏輯器件的分類和發(fā)展歷程82.3EPF10K10LC84-4芯片簡介102.4電子時鐘的設(shè)計方案10第三章系統(tǒng)電路設(shè)計123.1總體設(shè)計123.2顯示電路設(shè)計133.2.1分頻器電路153.2.2掃描電路電路163.2.3BCD碼多路選擇器173.2.4BCD譯碼器173.2.5位選碼電路173.3電子時鐘計數(shù)器電路設(shè)計173.3.1秒和分計數(shù)器設(shè)計173.3.2小時計數(shù)器設(shè)計19總結(jié)23參考文獻25謝辭26附錄...............

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動畫的文件,查看預(yù)覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負責(zé)整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細閱讀文檔內(nèi)容,確認文檔內(nèi)容符合您的需求后進行下載,若出現(xiàn)內(nèi)容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡(luò)波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。