數(shù)字ic設(shè)計工具介紹

數(shù)字ic設(shè)計工具介紹

ID:29998615

大?。?0.54 KB

頁數(shù):3頁

時間:2018-12-25

數(shù)字ic設(shè)計工具介紹_第1頁
數(shù)字ic設(shè)計工具介紹_第2頁
數(shù)字ic設(shè)計工具介紹_第3頁
資源描述:

《數(shù)字ic設(shè)計工具介紹》由會員上傳分享,免費在線閱讀,更多相關(guān)內(nèi)容在應(yīng)用文檔-天天文庫

1、COMPOSER?-?CADENCE?邏輯圖輸入  這個工具主要針對中小規(guī)模的ASIC以及MCU電路的邏輯設(shè)計,大的東西可能需要綜合了。雖然現(xiàn)在電路越設(shè)計越大,有人言必稱SYNOPSYS,但只要仔細(xì)到市場上端詳一下,其實相當(dāng)大部分真正火暴賣錢的東西還是用CADENCE的COMPOSER加VIRTUOSO加VERILOG—XL加DRACULA流程做的。原因很簡單,客戶可不買你什么流程的帳,什么便宜性能又好就買什么。備用PC上的工具:WORKVIEW?OFFICE  DC?-?SYNOPSYS?邏輯綜合  這個不用說了

2、,最經(jīng)典的。但老實說在我們現(xiàn)在的設(shè)計流程里用得還不多,最關(guān)鍵問題還是一個市場切入問題。備用工作站上的工具:AMBIT,這個工具其實很不錯,它和SE都是CADENCE出的,聯(lián)合起來用的優(yōu)勢就很明顯了。PC上用的備用工具可以選NT版的SYNOPSYS,SYNPILIFY也不錯,但主要是用做FPGA綜合的。其實最終你拿到的庫有時最能說明問題,它不支持某工具,轉(zhuǎn)換?急吧?! IRTUOSO?-?CADENCE?版圖設(shè)計  這個大家比較熟了,但個人還是喜歡用PC上的TANNER。原因是層與層之間的覆蓋關(guān)系用調(diào)色的模式顯示出

3、來比直接覆蓋顯示就是舒服??上思依洗?,國產(chǎn)的《熊貓》也學(xué)了這個模式。倒是以前有個COMPASS,比較好用,可惜現(xiàn)在不知哪去了。  SE?-?CADENCE?自動布局布線  有了它,很多手工版圖的活兒就可以不用做的,實在是一大進步??上埧崾袌錾先绻?guī)模不大的東西人家手畫的東西比你自動布的小40%,麻煩就大了。APOLLO用的人還不是很多吧。PC上的TANNER?據(jù)說也能做,針對線寬比較粗,規(guī)模不太大的設(shè)計?! ERILOG—XL?-?CADENCE?邏輯仿真  VERILOG就是CADENCE的發(fā)明,我們的版本

4、比較老,現(xiàn)在該工具是不是停止開發(fā)了?CADENCE?新推都叫NC-VERILOG。SYNOPSYS的VCS是不是比NC強,反正兩公司喊的挺兇,哪位對這個兩個東西都比較了解,不妨對比一下。PC上的Model?Sim也很不錯。我一直覺得仿真是數(shù)字邏輯設(shè)計的核心,DEGUG靠腦子和手推是不夠用的??上袝r候還不能過分依賴仿真結(jié)果,因為一些因素還是不能完全包羅進去。如果哪天真的仿真完芯片就必定OK了,做芯片的樂趣也沒了。DRACULA?-?CADENCE?LVS、DRC、ERC、LPE雖然比較老,已經(jīng)成了CADENCE

5、搭售的產(chǎn)品,但是經(jīng)典了。STAR—SIM?-?SYNOPSYS(原AVANT!)?后仿真如果你對小規(guī)模的電路不放心(尤其是自建庫的設(shè)計),用這個做一次FULL-CHIP的后仿真,問題就不大了。還有一個是查電路的故障,一個芯片所有邏輯設(shè)計都對的,東西就出不來,可以針對性的仿真內(nèi)部的關(guān)鍵信號。不看過就不知道,其實內(nèi)部信號的傳輸遠(yuǎn)不如你在數(shù)字仿真時漂亮。  以上都是傳統(tǒng)工具,還有好多新出的工具,因為只是停留在概念基礎(chǔ)上,不敢評論了。以下是幾個硬件工具:示波器、信號發(fā)生器、邏輯分析儀:尤其是邏輯分析儀,查找硬件故障,甚至分

6、析簡單的通訊協(xié)議,好東西。FIB:就是聚焦離子束,用來修改芯片邏輯實在太爽了。FIB的高手還可以幫你挖開二次鋁修改底下的一次鋁。探針臺:這個你可以扎到你沒有邦定的PAD上測試,配合使用FIB就更好了,可以測試電路內(nèi)部幾乎任意點的信號值。電鏡掃描儀:如果你的電路有缺陷(比如功耗大),它能幫你查出一部分的問題,但鋁短路情況查不出。我一直對怎樣查出連鋁這樣的問題比較感興趣,總之為了得到這樣一個診斷結(jié)果我跑了好幾個地方,花了不少錢和幾個月時間。芯片測試儀:這個一般倒不必非摸透,大概了解點對設(shè)計有好處。?(1)代碼輸入:??

7、????語言輸入:??SummitVisualHDL??????????Summit??????????????????????Renior??????????????????????Mentor??????圖形輸入:??composer??????????????????Candence??????????????????????Viewlogic??????????????????Viewdraw(2)電路仿真:數(shù)字電路仿真????????????????????Verilog:????????????????

8、??????VCS????????????????????????Synopsys??????????????????????Verilog—XL????????????????Candence??????????????????????modle-sim??????????????????Mentor??????????????????????Vhdl:?

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動畫的文件,查看預(yù)覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡(luò)波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。