資源描述：
《集成電路層次式熱驅(qū)動(dòng)布圖布局算法地研究》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。
1、武漢理工大學(xué)碩士學(xué)位論文摘要本文針對(duì)芯片布圖中存在的運(yùn)行效率問題和亟待解決的熱優(yōu)化問題，層次式的設(shè)計(jì)思想和分而治之的優(yōu)化策略，做了如下創(chuàng)新性的工作：針對(duì)二維布圖規(guī)劃問題熱優(yōu)化過程影響算法效率的問題，我們?cè)趯哟位牟紙D方法中引入了功率密度的聚類，保證芯片熱分布全局最優(yōu)。在局部布圖中建立層次化的熱模型，為保證局部最優(yōu)，在模擬退火布局過程中，我們結(jié)合了簡(jiǎn)單的解析熱模型來(lái)計(jì)算邊界熱點(diǎn)，以指導(dǎo)邊界模塊的移動(dòng)，避免產(chǎn)生邊界熱點(diǎn)。試驗(yàn)結(jié)果表明，由于對(duì)溫度實(shí)現(xiàn)了很好的控制，從而使芯片熱點(diǎn)分布數(shù)量大大減少。同最新的熱驅(qū)動(dòng)布圖工具HotspotFl
2、oorplan進(jìn)行比較，本文算法能在芯片峰值溫度降低3％的情況下，計(jì)算速度提高約300倍。針對(duì)三維布圖規(guī)劃中存在的解空間規(guī)模大問題，提出了層次式的三維布圖規(guī)劃算法。算法采用芯片層劃分和后續(xù)布圖規(guī)劃的二階段法，有效的縮小了原問題的搜索空間；在布圖規(guī)劃過程中，通過逼近理想的功耗分布實(shí)現(xiàn)溫度優(yōu)化的目標(biāo)，大大提高了算法的運(yùn)行效率。同時(shí)，針對(duì)之前的三維芯片熱驅(qū)動(dòng)算法未考慮高密度模塊垂直疊加而產(chǎn)生的局部高溫的問題，在計(jì)算功率約束圖時(shí)，我們不僅僅考慮水平方向的熱影響同時(shí)也考慮垂直方向的熱影響。試驗(yàn)表明我們通過在三維集成電路上使水平和垂直區(qū)域的
3、功率密度都達(dá)到均衡分布，最終獲得了較低的芯片最高溫度。與沒有考慮垂直方向的功率密度堆積的算法相比，我們能夠再次平均將最高溫度降低大約7％。本文面向納米級(jí)下芯片結(jié)構(gòu)設(shè)計(jì)出現(xiàn)的新的布圖問題，具有很強(qiáng)的針對(duì)性。同時(shí)也展開多角度提高算法求解質(zhì)量的研究，可以作為其他算法的借鑒。關(guān)鍵字：集成電路；布圖；熱模型；解空間；功率約束圖武漢理工人學(xué)碩士學(xué)位論文Abstract舡thephysicaldesignofintegratedcircuit(IC)isnowchallengedbythedesignmethodologyandthermal
4、optimizationorientmions，besidesthatarisingfromthedesigncomplexitiesindeepsubmicrontechnology．Inthisthesis，tosolvetheruntimeinefficiencyandthermalissueinIClayout，wepresentseveralnovelphysicaldesignalgorithmsbasedonthehierarchicaldesignconceptanddivide·and-conquertechn
5、ique：Toreducetheimpactofthealgorithmefficiencyarisingfromthethermaloptimizationprocessfor2Dfloorplanning，weintroductthepowerdensityclusteringintegratingwiththehierarchicallayoutmethodtoensuretheglobaloptimumofthechipthermaldistribution．InlocalICfloorplanning，weestabl
6、ishahierarchicalthermalmodel．Inordertoensurelocaloptimality，inthelayoutofthesimulatedannealingprocess，wecombineasimpleanalyticalthermalmodeltocalculatetheborderhotspotstoguidethemovementofthebordermoduletoavoidtheborderhotspots．Testresultsshowthatthetemperatureachiev
7、edgoodcontrol，SOthatthechipsignificantlyreducedthenumberofhotspotdistribution．Withthelatestthermal-drivenfloorplanningtoolHotspotFloorplancomparisonouralgorithmcanreducethepeaktemperatureinthechipto3％ofcases．thecomputingspeedofabout300times．Ahierarchical3Dfloorplanni
8、ngdesignflowisproposedinthisthesistoscaledownthemuchenlargedsolutionspacein3Dstructure．Thistwo-stageapproachfirstpartitionblocksint
