vlsi布圖規(guī)劃2f布局若干算法分析

《vlsi布圖規(guī)劃2f布局若干算法分析》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、武漢理1二大學(xué)碩士學(xué)位論文第一章引言目前，以集成電路為核心的電子信息產(chǎn)業(yè)超過了以汽車、石油、鋼鐵為代表的傳統(tǒng)工業(yè)成為第一大產(chǎn)業(yè)，成為改造和拉動傳統(tǒng)產(chǎn)業(yè)邁向數(shù)字時代的強(qiáng)大引擎和雄厚基石。1999年全球集成電路的銷售額為1250億美元，而以集成電路為核心的電子信息產(chǎn)業(yè)的世界貿(mào)易總額約占世界GNP的3％，現(xiàn)代經(jīng)濟(jì)發(fā)展的數(shù)據(jù)表明，每1—2元的集成電路產(chǎn)值，帶動了10元左右電子工業(yè)產(chǎn)值的形成，進(jìn)而帶動了100元GDP的增長。目前，發(fā)達(dá)國家國民經(jīng)濟(jì)總產(chǎn)值增長部分的65％與集成電路相關(guān)；美國國防預(yù)算中的電子含量已占據(jù)了半壁江山(2001年為43．6％)。預(yù)計未來10年內(nèi)，世界集成電路銷售額

2、將以年平均15％的速度增長，2010年將達(dá)到6000—8000億美元。作為當(dāng)今世界經(jīng)濟(jì)競爭的焦點，擁有自主版權(quán)的集成電路已日益成為經(jīng)濟(jì)發(fā)展的命脈、社會進(jìn)步的基礎(chǔ)、國際競爭的籌碼和國家安全的保障。1．1集成電路技術(shù)的發(fā)展1958年，TI開發(fā)出全球第一個IC，意味著IC時代的正式開始，這給電子工業(yè)界尤其是計算機(jī)業(yè)帶來了巨大變革。集成電路從誕生到現(xiàn)在經(jīng)歷了小規(guī)模集成(SSI)，中等規(guī)模集成(MSI)，大規(guī)模集成(LSI)三個階段?，F(xiàn)在已進(jìn)入超大規(guī)模集成(VLSI)和特大規(guī)模集成(ULSI)階段。1965年，Intel公司的GordonMoore博士提出了著名的Moore’SLaws

3、(摩爾定律)，即集成電路上可容納的晶體管數(shù)目，約每隔18個月便會增加一倍，性能也將提升一倍，當(dāng)價格不變時；或者說，每一美元所能買到的電腦性能，將每隔18個月翻兩倍以上。這些年來，IC產(chǎn)品集成度不斷提升正是遵循著這個規(guī)律。從2008年國際半導(dǎo)體技術(shù)發(fā)展路線圖可以知道，幾十年來，半導(dǎo)體工業(yè)最明顯的特征是它的產(chǎn)品的更新?lián)Q代速度非常迅速。大部分的改進(jìn)和提高都用一個重要的特征來體現(xiàn)，即：集成電路的最小尺寸不斷地呈指數(shù)性的迅速縮小。重要的幾種改進(jìn)趨勢的典型范例如表1．1所示：武漢理工大學(xué)碩士學(xué)位論文表I．I特征尺寸縮小帶來的IC改進(jìn)趨勢趨勢范例集成度元件數(shù)府片，摩爾定律成本單位功能的成本

4、速度微處理器吞吐率功耗筆記本電腦或手機(jī)電池壽命小巧緊湊小型和輕型產(chǎn)品功能非易失性存儲器，圖像處理器傳統(tǒng)上看，國際半導(dǎo)體技術(shù)發(fā)展線路圖主要專注于CMOS技術(shù)的按比例縮小。從2001年開始，對CMOS工藝按比例縮小的最樂觀估計也有很大困難，如MOS管的溝道長度能否小于9nm的水平?如摩爾定律所述，微處理器和邏輯器需要基于硅的CMOS技術(shù)。最小尺寸的按比例縮小，使得越來越多的晶體管可以集成到一個芯片上。這樣的系統(tǒng)級芯片(SoC)的基本功能是數(shù)據(jù)存儲和數(shù)字信號處理。但是，有許多的功能性需求，例如由傳感器實現(xiàn)的功能都無法實現(xiàn)摩爾定律那樣的按比例縮小，在很多情況下，需要使用非CMOS的解

5、決方案。在未來SoC(SystemonChip)和SiP(SysteminPackage)都可以實現(xiàn)互補(bǔ)共存。這些發(fā)展趨勢如圖l所示。從圖l：l【11可以看出，在工業(yè)界的發(fā)展過程中，在摩爾定律以外的其它發(fā)展的相對比重將隨時間越來越大，從而導(dǎo)致了科學(xué)領(lǐng)域的多樣化發(fā)展。圖l-l摩爾定律發(fā)展方向2武漢理．1二大學(xué)碩士學(xué)位論文集成電路的設(shè)計能力遠(yuǎn)遠(yuǎn)跟不上集成電路的增長。圖1．2是硬件和軟件設(shè)計隨著時間產(chǎn)生的差距圖【11。增加計算機(jī)輔助設(shè)計工具的功能，提高工具的效率是解決這個矛盾的一種方法。因此集成電路的高速發(fā)展對“設(shè)計自動化”(DesignAutomation，DA)技術(shù)提出了巨大挑

6、戰(zhàn)。尤其是IP模塊重用技術(shù)，SOC設(shè)計以及超深亞微米工藝為設(shè)計自動化技術(shù)提出了嶄新的研究領(lǐng)域。1．2VLSI設(shè)計流程圖1．2硬件和軟件設(shè)計差距圖大規(guī)模集成電路(VeryLargeScaleIntegration，VLSI)設(shè)計周期一般可以分為以下幾個步驟：系統(tǒng)規(guī)范說明，功能設(shè)計，邏輯設(shè)計，電路設(shè)計，物理設(shè)計，設(shè)計驗證，制造，封裝和測試【2_J。VLSI設(shè)計可能會在一個步驟中，或在幾個步驟之間反復(fù)交替進(jìn)行。VLSI電路的設(shè)計流程如圖1．3所示。3武漢理T大學(xué)碩士學(xué)位論文圖1．3VLSI設(shè)計流程VLSI物理設(shè)計(PhysicalDesign)也稱為布圖設(shè)計(LayoutDesig

7、n)。其輸入是電路的元件的說明和網(wǎng)表，輸出是設(shè)計好的版圖。即根據(jù)電路和工藝要求完成芯片上單元或功能塊的安置，實現(xiàn)它們之間所需要的互連。由于布圖設(shè)計的復(fù)雜性，它又分為以下幾個步驟：劃分、布圖規(guī)劃、布局、總體布線、詳細(xì)布線和壓縮。布圖設(shè)計流程如圖1．4所示。物理設(shè)計．1剮什0布囝規(guī)劃和布局I電路設(shè)計10I芯片制造L總體布線0詳細(xì)布{主l圖1．4物理設(shè)計過程1．3布圖規(guī)劃問題面臨的挑戰(zhàn)布圖規(guī)劃(Floorplanning)技術(shù)主要是由于BBL模式(BuildingBlockLayout)分級設(shè)計的需要而產(chǎn)生的