基于esl的汽車防撞雷達(dá)設(shè)計(jì)

《基于esl的汽車防撞雷達(dá)設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、顧七論文基于ESL的汽車防掩雷達(dá)設(shè)計(jì)無(wú)需學(xué)習(xí)傳統(tǒng)的硬件設(shè)計(jì)技術(shù)，與硬件語(yǔ)言如Verilog和VHDL比起來(lái)，ESL設(shè)計(jì)語(yǔ)言在語(yǔ)法和語(yǔ)義上與流行的ANSIC比較接近。Xilinx公司在ESL設(shè)計(jì)方法學(xué)上的工具為AccelDSP軟件，如圖2．1．1．1中所示，Xilinx的ESL工具AccelDSP可以將MATLAB的M語(yǔ)言轉(zhuǎn)換成硬件邏輯電路。除此之外還有更多的公司提供ESL工具，表2．1．1．1中列出了一些公司提供的ESL工具以及它們的特點(diǎn)。表2．1．1．1ESL工具列表工具名稱解決方案AutoESLAutoESL公司的AutoPilot工具提供了基于平臺(tái)的ESL綜合流程，它可以從C，C++

2、，SystemC的描述生成高質(zhì)量的可以在XilinxFPGA上實(shí)現(xiàn)的RTL級(jí)設(shè)計(jì)BinachipBinachip通過(guò)轉(zhuǎn)換軟件二進(jìn)制數(shù)據(jù)為FPGA硬什加速嵌入式的應(yīng)用BluespecESL工具可以生成與手T編寫(xiě)代碼可媲美的RTL級(jí)硬什電路代碼CeloxicaESL工具可綜合C語(yǔ)言描述的算法為XilinxFPGA上的上優(yōu)化實(shí)現(xiàn)CodetronixMobius通過(guò)編譯高度抽象的多線程浮點(diǎn)／定點(diǎn)描述為高質(zhì)量的C語(yǔ)言或者可綜合的HDL使得快速開(kāi)發(fā)基于FPGA的Hw，sw系統(tǒng)成為可能CriticalBlueCriticalBlue提供了一個(gè)基于XilinxFPGA的可加速CPU上可執(zhí)行二進(jìn)制代碼的處理

3、器綜合解決方案ImpulseC通過(guò)可被編譯的嵌入式CPU使得C語(yǔ)言在FPGA中的應(yīng)用得以加Accelerated速M(fèi)imosysClarity白動(dòng)將C語(yǔ)言算法轉(zhuǎn)換為FPGA上硬件模塊MirabilisMirabilis設(shè)計(jì)公司已經(jīng)加入了XilinxESL倡議提供基3--FPGA的設(shè)計(jì)和原型Design以及多FPGA系統(tǒng)的設(shè)計(jì)MitrionicsMitrion平臺(tái)使得軟件設(shè)計(jì)者可以寫(xiě)山比在傳統(tǒng)的CPU上運(yùn)行高出10至30倍速度的代碼，而不需要任何FPGA方面的知識(shí)NallatechNallatech提供了適用丁高性能計(jì)算方面的FPGA開(kāi)發(fā)極和軟什開(kāi)發(fā)環(huán)境SystemCrafterSystem

4、Crafter，SC是一個(gè)可以綜合SystemC語(yǔ)言為能夠在XilinxFPGA上實(shí)現(xiàn)的RTL級(jí)VHDL的廉價(jià)的綜合’r具2．1．2ESL的發(fā)展ESL的發(fā)展分別影響到軟件和硬件領(lǐng)域：①在硬件方面，我們看到逐漸向更抽象的設(shè)計(jì)發(fā)展。最初使用圖形開(kāi)始設(shè)計(jì)，后來(lái)在電子硬件設(shè)計(jì)的早期轉(zhuǎn)向使用原理圖，再后來(lái)設(shè)計(jì)工程師采用了集成的原理圖設(shè)計(jì)和仿真工具，現(xiàn)在使用HDL來(lái)實(shí)現(xiàn)大部分的設(shè)計(jì)?！珎€(gè)有趣的觀察是：大量的設(shè)計(jì)工程師還使用圖形工具進(jìn)行調(diào)試和分析，設(shè)計(jì)的可視化依然是在功能描述設(shè)計(jì)過(guò)程的一個(gè)關(guān)鍵部分，同樣地，某種程度上需要依賴于圖形來(lái)理解更高的復(fù)雜2電子系統(tǒng)級(jí)(ESL)設(shè)計(jì)碩I：論文性，這在實(shí)質(zhì)上反而提高

5、了設(shè)計(jì)的抽象性。②在軟件流程上，我們見(jiàn)證了從機(jī)器代碼、匯編語(yǔ)言到編譯語(yǔ)言的轉(zhuǎn)變。面向?qū)ο笳Z(yǔ)言的最新優(yōu)勢(shì)已經(jīng)在軟件實(shí)現(xiàn)中得到了廣泛的應(yīng)用，面向?qū)ο缶幊?OOP)方法相對(duì)于過(guò)程編程方法的主要優(yōu)勢(shì)在于，它使程序設(shè)計(jì)工程師能創(chuàng)建在增加新的對(duì)象類型時(shí)不需要改變模塊，程序設(shè)計(jì)工程師可以創(chuàng)建繼承很多現(xiàn)有對(duì)象的多功能新對(duì)象。這種OOP方法也被用于SystemVerilog語(yǔ)言中來(lái)構(gòu)建復(fù)雜的測(cè)試基準(zhǔn)，這種基準(zhǔn)用于系統(tǒng)級(jí)設(shè)計(jì)驗(yàn)證，通過(guò)支持?jǐn)嘌?、功能覆蓋和經(jīng)改善的受約束隨機(jī)測(cè)試可以獲得很大的驗(yàn)證優(yōu)勢(shì)，設(shè)計(jì)中的這些改變使得設(shè)計(jì)質(zhì)量更高，并且在軟件／硬件開(kāi)發(fā)領(lǐng)域?qū)崿F(xiàn)更高的復(fù)用性。2．1．3ESL設(shè)計(jì)流程ESL適合于

6、設(shè)計(jì)流程中的設(shè)計(jì)實(shí)現(xiàn)和功能驗(yàn)證，ESL引入了一種稱為T(mén)LM(事務(wù)級(jí)模型)的概念，一般而言，TLM將支持更高抽象級(jí)的設(shè)計(jì)，換言之，實(shí)現(xiàn)細(xì)節(jié)更少，使系統(tǒng)匯編、變更和確認(rèn)的速度更快。這些TLM模型可以來(lái)自IP提供商，或用戶可以針對(duì)特定的功能自己創(chuàng)建。如圖2．1．3．1所示，對(duì)于每一個(gè)抽象層次，出現(xiàn)了某種更受歡迎的語(yǔ)言，這種語(yǔ)言能最有效地滿足需求，從而幫助創(chuàng)建整個(gè)系統(tǒng)流程。盡管這些受歡迎的語(yǔ)言可能并不是解決某種需求的唯一選擇，但是它們通常具有某些更好的功能來(lái)完成這個(gè)過(guò)程。圖2．1．3．1不同的模型抽象層需要采朋不同的語(yǔ)言與FPGA相關(guān)的ESL工具包含兩個(gè)主要設(shè)計(jì)流程：①高級(jí)語(yǔ)言(HLL)綜合。HL

7、L綜合覆蓋算法或行為綜合，可從c或c類的軟件語(yǔ)言生成硬件電路。各種合作伙伴解決方案通過(guò)采用不同的方法將高級(jí)語(yǔ)言描述轉(zhuǎn)換為FPGA實(shí)現(xiàn)，如何完成這一點(diǎn)構(gòu)成了各種ESL產(chǎn)品之間的根本不同。用戶可以將HLL綜合用于各種應(yīng)用情況，包括：6碩士論文基于ESL的汽車防掩雷達(dá)設(shè)計(jì)a．模塊生成。在這種使用模式下，HLL編譯器可以將以C表示的功能塊(例如一個(gè)C子程序)轉(zhuǎn)換成相應(yīng)的硬件模塊，生成的硬件塊隨后被收入整個(gè)硬件／軟件設(shè)計(jì)中，這樣H