soc低功耗設(shè)計及其技術(shù)實現(xiàn)[1]new

《soc低功耗設(shè)計及其技術(shù)實現(xiàn)[1]new》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、萬方數(shù)據(jù)g9卷，第5期電子與封裝總第73期V01．9．No．5ELECTRONICS&PACKAGING2009午5月SoC低功耗設(shè)計及其技術(shù)實現(xiàn)魏敬和1，吳曉潔2，虞致國1(1．中國電子科技集團公司第五十八研究所，江蘇無錫214035I2．3M中國有限公司，上海210033)摘要：文章根據(jù)低功耗設(shè)計理論和方法，分別從系統(tǒng)級、模塊級及RTL級三個層次上考慮一款SoC芯片功耗設(shè)計。在系統(tǒng)級采用工作模式管理方式，在模塊級采用軟件管理的方式，RTL級采用門控方式，三種方式的應(yīng)用大大降低芯片了的功耗。仿

2、真分析表明，該芯片的低功耗設(shè)計策略取得了預(yù)期的效果，實現(xiàn)了較低的動態(tài)功耗與很低的靜態(tài)功耗。該SoC采用0．18umCMOS工藝庫實現(xiàn)，面積為7．8mmx7．8mm，工作頻率為80MHz，平均功耗為454．268mW。關(guān)鍵詞：低功耗；系統(tǒng)芯片；功耗管理；門控時鐘中圖分類號：TP302文獻標識碼：A文章編號：1681-1070(2009)05—0020．04andImplementationinSoCWEIJing—hel，WUXiao-jie2，YUZhi—guo’(1．ChinaElectron

3、icsTechnologyGroupCorpora“onNo．58ResearchInstitute，Wuxi214035，China；2．3MChinaLtd．，Shanghai210033，China)Abstract：AsetofSoClOWpowerdesignmethodsISpresentedandusedtodifierentlevelofASoC．suchassystemlevel，IPmodulelevelandRTLlevel．Insystemleveloperatingmo

4、deisconsidered，inmodulelevelsoftwaremanagementisconsideredandinRTLlevelgatingclockisconsidered．PowersimulationresultsshowthatthestaticanddynamicpoweroftheSoCisquitelow．Thegoalsofthelowpowerdesignmethodsappliedonthedesignareachieved．TheSoChasbeenimple

5、-mentedin0．18“mCMOSprocess，theareais7．8mm×7．8mm，theoperationfrequencyis80MHzandthepowerdissipationisabout454．268mW．Keywords：powerconsumption；SoC；powermanagement；gatingclock引言隨著集成電路工藝向著超深亞微米和納米數(shù)量級的飛速發(fā)展，當前如何降低集成電路的功耗問題成了與速度、面積同等重要的問題。功耗問題制約著芯片性能的進一步提高，

6、并且增加了集成電路的成本。，．同時由于市場對低功耗芯片的需求不斷增加，也對芯片的低功耗提出了進一步的要求。根據(jù)摩爾．20．收稿日期：2008-08．28定律(Moore’SLaw)，單位芯片上晶體管的集成度每18個月翻一倍，為了降低芯片由于集成度和性能的快速增長而導(dǎo)致的不斷增加功耗，芯片的低功耗設(shè)計變得尤為重要。功耗分析主要關(guān)心的是在設(shè)計過程的不同階段能對電路功耗做出準確估計。利用功耗分析和估計的結(jié)果，結(jié)合給定的優(yōu)化目標，可產(chǎn)生最優(yōu)的設(shè)計方案，確保不違反設(shè)計文件中規(guī)定的功耗指標，提高設(shè)計成功率，

7、在深亞微米時代的集成電路設(shè)計中功耗分析更具有重要意義。萬方數(shù)據(jù)第9卷第5期魏敬和，吳曉潔，虞致國：SoC低功耗設(shè)計及其技術(shù)實現(xiàn)用戶定義邏輯DMAC存儲器控制器Ⅱ：[Ⅱ高速總線ⅡSRAM32-bitRSIC總線橋CPUlIIc模塊SPI模塊功耗管理模塊Ⅱj。Ⅱ外圍總線Ⅱ3[駐‘Timer中斷串口I模塊控制單元模塊用戶定義模塊圖1系統(tǒng)芯片的架構(gòu)2系統(tǒng)芯片的結(jié)構(gòu)系統(tǒng)芯片的架構(gòu)如圖1所示。整個芯片的規(guī)模超過200萬門，引腳數(shù)目391根。芯片內(nèi)嵌一個32位的RISC處理器，有存儲器控制器、大容量的內(nèi)嵌SR

8、AM、異步通信模塊、同步通信模塊以及用戶IP模塊等。門控時鐘技術(shù)是一種功耗降低技術(shù)。隨著深亞微米集成電路和系統(tǒng)芯片(SoC)迅速發(fā)展，單芯片電路的規(guī)模不斷增大，使得控制芯片功耗成為重要的研究課題。動態(tài)功耗是CMOS電路功耗的主要來源，但是當電路處于靜態(tài)即狀態(tài)保持不變時功耗很小。所以時鐘信號通過時鐘緩存器構(gòu)造的時鐘網(wǎng)絡(luò)連接到各個時序單元電路，時鐘網(wǎng)絡(luò)能夠提供足夠的驅(qū)動并且能將時鐘偏移控制在一定的范圍內(nèi)。當時序單元中寄存器的狀態(tài)不需要改變時，關(guān)閉寄存器的時鐘信號是降低時序電路功耗的一種有效途徑。門控