資源描述:
《基于sata接口高速電子存儲(chǔ)陣列的設(shè)計(jì)與實(shí)現(xiàn)》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。
1、基于SATA接口高速電子存儲(chǔ)陣列的設(shè)計(jì)與實(shí)現(xiàn)作者姓名孟琪導(dǎo)師姓名、職稱(chēng)李鵬教授一級(jí)學(xué)科電子科學(xué)與技術(shù)二級(jí)學(xué)科信息對(duì)抗申請(qǐng)學(xué)位類(lèi)別工學(xué)碩士提交學(xué)位論文日期2014年12月學(xué)校代碼10701學(xué)號(hào)1202121173分類(lèi)TN82號(hào)TP36密級(jí)公開(kāi)西安電子科技大學(xué)碩士學(xué)位論文基于SATA接口高速電子存儲(chǔ)陣列的設(shè)計(jì)與實(shí)現(xiàn)作者姓名:孟琪一級(jí)學(xué)科:電子科學(xué)與技術(shù)二級(jí)學(xué)科:信息對(duì)抗學(xué)位類(lèi)別:工學(xué)碩士指導(dǎo)教師姓名、職稱(chēng):李鵬教授提交日期:2014年12月DesignandImplementationofHigh-speedElectronicStorageArrayBasedonSATAInterfaceAt
2、hesissubmittedtoXIDIANUNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeofMasterinElectronicScienceandTechnologyByMengQiSupervisor:Prof.LiPengDecember2014西安電子科技大學(xué)學(xué)位論文獨(dú)創(chuàng)性(或創(chuàng)新性)聲明秉承學(xué)校嚴(yán)謹(jǐn)?shù)膶W(xué)風(fēng)和優(yōu)良的科學(xué)道德,本人聲明所呈交的論文是我個(gè)人在導(dǎo)師指導(dǎo)下進(jìn)行的研究工作及取得的研究成果。盡我所知,除了文中特別加以標(biāo)注和致謝中所羅列的內(nèi)容以外,論文中不包含其他人已經(jīng)發(fā)表或撰寫(xiě)過(guò)的研究成果;也不包含為獲得西
3、安電子科技大學(xué)或其它教育機(jī)構(gòu)的學(xué)位或證書(shū)而使用過(guò)的材料。與我一同工作的同志對(duì)本研究所做的任何貢獻(xiàn)均已在論文中作了明確的說(shuō)明并表示了謝意。學(xué)位論文若有不實(shí)之處,本人承擔(dān)一切法律責(zé)任。本人簽名:日期:西安電子科技大學(xué)關(guān)于論文使用授權(quán)的說(shuō)明本人完全了解西安電子科技大學(xué)有關(guān)保留和使用學(xué)位論文的規(guī)定,即:研究生在校攻讀學(xué)位期間論文工作的知識(shí)產(chǎn)權(quán)單位屬于西安電子科技大學(xué)。學(xué)校有權(quán)保留送交論文的復(fù)印件,允許查閱、借閱論文;學(xué)??梢怨颊撐牡娜炕虿糠謨?nèi)容,允許采用影印、縮印或其它復(fù)制手段保存論文。同時(shí)本人保證,獲得學(xué)位后結(jié)合學(xué)位論文研究成果撰寫(xiě)的文章,署名單位為西安電子科技大學(xué)。保密的學(xué)位論文在年解密后適
4、用本授權(quán)書(shū)。本人簽名:導(dǎo)師簽名:日期:日期:摘要摘要隨著科學(xué)信息產(chǎn)業(yè)的發(fā)展,對(duì)高速射頻信號(hào)記錄的精度要求不斷提高,使得信號(hào)采集的持續(xù)時(shí)間增長(zhǎng),采樣頻率增大。為了使采集的信號(hào)可以實(shí)時(shí)無(wú)損的記錄下來(lái),研制一種高速大容量的存儲(chǔ)設(shè)備變得十分必要。為了更好的適應(yīng)外場(chǎng)測(cè)試環(huán)境,存儲(chǔ)設(shè)備不僅要具有高速、海量的特點(diǎn),同時(shí)還應(yīng)具有脫機(jī)運(yùn)行、便于攜帶的特點(diǎn)。本文為了解決對(duì)高速射頻信號(hào)存儲(chǔ)能力的要求,分析各項(xiàng)具體需求,對(duì)存儲(chǔ)技術(shù)進(jìn)行深入研究,給出了高速存儲(chǔ)陣列的系統(tǒng)架構(gòu)并在科研項(xiàng)目中予以應(yīng)用。本存儲(chǔ)系統(tǒng)集成在一片Virtex-5系列FPGA中,以其內(nèi)嵌的硬核PowerPC440作為存儲(chǔ)陣列的控制核心,以EDK作為
5、系統(tǒng)的開(kāi)發(fā)環(huán)境,以8塊SATA接口的固態(tài)硬盤(pán)作為存儲(chǔ)介質(zhì),通過(guò)例化多個(gè)并行的SATA控制器,實(shí)現(xiàn)了組成形式為RAID0的硬盤(pán)陣列存儲(chǔ)。論文主要工作如下:1.分析研究SATA2.0協(xié)議,并在此基礎(chǔ)上,將SATA控制器的物理層、鏈路層、傳輸層以及總線接口例化為用戶(hù)IP核。以FPGA作為開(kāi)發(fā)平臺(tái),以PowerPC440作為處理器,利用EDK,開(kāi)發(fā)基于嵌入式SATA控制器的存儲(chǔ)系統(tǒng)。利用C語(yǔ)言對(duì)PPC440處理器編程,不僅實(shí)現(xiàn)了SATA協(xié)議的命令傳輸協(xié)議同時(shí)也實(shí)現(xiàn)了對(duì)數(shù)據(jù)存儲(chǔ)的控制。并對(duì)單SATA控制器的嵌入式存儲(chǔ)系統(tǒng)進(jìn)行讀寫(xiě)性能測(cè)試,錯(cuò)誤個(gè)數(shù)為0,寫(xiě)速率約為210MB/s,讀速率約為275MB/s
6、。2.針對(duì)項(xiàng)目的存儲(chǔ)需求,在基于單SATA控制器的嵌入式存儲(chǔ)系統(tǒng)的基礎(chǔ)上,本文提出了高速電子存儲(chǔ)陣列架構(gòu)。本系統(tǒng)在單片F(xiàn)PGA上通過(guò)例化8個(gè)相同的SATA控制器掛載到系統(tǒng)總線上,并行工作,完成了RAID0級(jí)別的硬盤(pán)陣列。為了解決采集速率與數(shù)據(jù)存儲(chǔ)速率不匹配的問(wèn)題,本文設(shè)計(jì)了高速緩存單元,利用多片DDR2組成緩存陣列交替工作,并利用MPMC對(duì)DDR2進(jìn)行直接的數(shù)據(jù)讀寫(xiě),將控制信息與數(shù)據(jù)進(jìn)行分開(kāi)傳輸。為了進(jìn)一步提高存儲(chǔ)帶寬,采用了流水線方式的數(shù)據(jù)分配策略,并設(shè)計(jì)了數(shù)據(jù)分配模塊對(duì)數(shù)據(jù)進(jìn)行分配。3.設(shè)計(jì)了基于PPC440控制的高速緩沖讀寫(xiě)控制邏輯。系統(tǒng)工作流程為:寫(xiě)數(shù)據(jù)時(shí),AD采集的數(shù)據(jù)通過(guò)GTX輸
7、入,經(jīng)過(guò)數(shù)據(jù)分配模塊寫(xiě)入多片DDR2,SATA控制器組在PPC440的控制下直接讀取DDR2,將數(shù)據(jù)寫(xiě)入硬盤(pán)陣列;回讀數(shù)據(jù)時(shí),SATA控制器組在PPC440的控制下,從硬盤(pán)陣列讀取數(shù)據(jù),通過(guò)數(shù)據(jù)分配模塊進(jìn)行數(shù)據(jù)的拼接,寫(xiě)入DDR2,并通過(guò)GTX上傳到上位機(jī)。I西安電子科技大學(xué)碩士學(xué)位論文4.設(shè)計(jì)了自定義文件系統(tǒng),實(shí)現(xiàn)了對(duì)硬盤(pán)陣列數(shù)據(jù)的管理。文件系統(tǒng)采用連續(xù)存儲(chǔ)的方式,分為引導(dǎo)扇區(qū)、文件目錄以及數(shù)據(jù)塊,并定義了