資源描述：
《quartusii應(yīng)用初步》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。
1、第5章QuartusII應(yīng)用初步5.1基本設(shè)計(jì)流程5.1.1建立工作庫(kù)文件夾和編輯設(shè)計(jì)文件菜單：FileNew5.1基本設(shè)計(jì)流程5.1.2創(chuàng)建工程⑴打開(kāi)并建立新工程管理窗口。菜單：File->New->ProjectWizard5.1基本設(shè)計(jì)流程5.1.2創(chuàng)建工程⑵將設(shè)計(jì)文件加入工程中。5.1基本設(shè)計(jì)流程⑶選擇目標(biāo)芯片。5.1基本設(shè)計(jì)流程5.1.2創(chuàng)建工程⑷工具設(shè)置。⑸結(jié)束設(shè)置。5.1基本設(shè)計(jì)流程5.1.3編譯前設(shè)置⑴選擇FPGA目標(biāo)芯片。菜單：Assignments->Settings5.1基本設(shè)計(jì)流程5.1.3編譯前設(shè)置⑵選擇配置器件
2、的工作方式。5.1.3編譯前設(shè)置按鈕：DeviceandPinOptions5.1基本設(shè)計(jì)流程5.1.3編譯前設(shè)置⑶選擇配置器件和編程方式。5.1.3編譯前設(shè)置5.1基本設(shè)計(jì)流程5.1.3編譯前設(shè)置⑷選擇目標(biāo)器件引腳端口狀態(tài)。5.1基本設(shè)計(jì)流程5.1.3編譯前設(shè)置⑸選擇確認(rèn)Veriolg語(yǔ)言版本。5.1基本設(shè)計(jì)流程5.1.4全程編譯菜單：Processing->StartCompilation5.1基本設(shè)計(jì)流程5.1.5時(shí)序仿真⑴打開(kāi)波形編輯器。菜單：File->New->VectorWaveformFile5.1基本設(shè)計(jì)流程5.1.5時(shí)
3、序仿真⑵設(shè)置仿真時(shí)間區(qū)域。⑶波形文件存盤(pán)。*.vwf文件菜單：Edit->EndTime5.1基本設(shè)計(jì)流程5.1.5時(shí)序仿真⑷將工程CNT10的端口信號(hào)節(jié)點(diǎn)選入波形編輯器中。5.1基本設(shè)計(jì)流程5.1.5時(shí)序仿真⑷將工程CNT10的端口信號(hào)節(jié)點(diǎn)選入波形編輯器中。5.1基本設(shè)計(jì)流程5.1.5時(shí)序仿真⑸編輯輸入波形(輸入激勵(lì)信號(hào))。5.1基本設(shè)計(jì)流程5.1.5時(shí)序仿真⑹總線數(shù)據(jù)格式設(shè)置和參數(shù)設(shè)置。5.1基本設(shè)計(jì)流程5.1.5時(shí)序仿真⑹總線數(shù)據(jù)格式設(shè)置和參數(shù)設(shè)置。5.1基本設(shè)計(jì)流程5.1.5時(shí)序仿真⑺仿真器參數(shù)設(shè)置。菜單：Assignment->
4、Settings->SimulatorSettings5.1基本設(shè)計(jì)流程5.1.5時(shí)序仿真⑻啟動(dòng)仿真器。⑼觀察仿真結(jié)果。菜單：Processing->StartSimulation5.1基本設(shè)計(jì)流程5.1.6應(yīng)用RTL電路圖觀察器菜單：Tools->NetlistViewers->RTLViewer5.2引腳設(shè)置與硬件驗(yàn)證5.2.1引腳鎖定菜單：Assignment->AssignmentEditor->Locations5.2引腳設(shè)置與硬件驗(yàn)證5.2.1引腳鎖定5.2引腳設(shè)置與硬件驗(yàn)證5.2.1引腳鎖定菜單：Assignment->As
5、signmentEditor->Locations5.2引腳設(shè)置與硬件驗(yàn)證5.2.2編譯文件下載（1）打開(kāi)編程窗和配置文件。菜單：Tools->Programmer5.2引腳設(shè)置與硬件驗(yàn)證5.2.2編譯文件下載（2）設(shè)置編程器。5.2引腳設(shè)置與硬件驗(yàn)證5.2.3AS模式編程為使FPGA上電后保持原配置，將配置文件燒寫(xiě)進(jìn)專用FLASH配置芯片EPCSx中編程模式ActiveSerial(AS)5.2引腳設(shè)置與硬件驗(yàn)證5.2.4JTAG間接模式編程配置器件1.將SOF文件轉(zhuǎn)化為JTAG間接配置文件。菜單：File->ConvertProgra
6、mmingfiletype5.2引腳設(shè)置與硬件驗(yàn)證5.2.4JTAG間接模式編程配置器件1.將SOF文件轉(zhuǎn)化為JTAG間接配置文件。5.2引腳設(shè)置與硬件驗(yàn)證5.2.4JTAG間接模式編程配置器件1.將SOF文件轉(zhuǎn)化為JTAG間接配置文件。5.2引腳設(shè)置與硬件驗(yàn)證5.2.4JTAG間接模式編程配置器件2.下載JTAG間接配置文件。5.2.5USB-Blaster編程配置器件使用方法菜單：Tools->Programmer5.2引腳設(shè)置與硬件驗(yàn)證5.2.6其他的鎖定引腳方法菜單：Assignments->Pins5.2引腳設(shè)置與硬件驗(yàn)證5.2
7、.6其他的鎖定引腳方法5.2引腳設(shè)置與硬件驗(yàn)證5.2.6其他的鎖定引腳方法5.3嵌入式邏輯分析儀使用方法1．打開(kāi)SignalTap?II編輯窗口菜單：File->New->SignalTapIILogicAnalyzerFile雙擊加入要觀測(cè)的管腳5.3嵌入式邏輯分析儀使用方法2．調(diào)入待測(cè)信號(hào)5.3嵌入式邏輯分析儀使用方法3．SignalTapII參數(shù)設(shè)置選擇邏輯分析儀的采樣時(shí)鐘選擇采樣深度選擇觸發(fā)信號(hào)和觸發(fā)方式選擇起始觸發(fā)位置5.3嵌入式邏輯分析儀使用方法4．文件存盤(pán)：保存為*.stp文件（File->Saveas）若自己選配stp文件
8、的做法：菜單Assignments->Settings->SignalTapIILogicAnalyzer選擇要捆綁的stp文件設(shè)計(jì)完成后可以取消STP部件(取消“√”即可)5.3嵌入式邏輯分
