資源描述：
《第4章 QuartusII應(yīng)用向?qū)А酚蓵?huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。
1、EDA技術(shù)實(shí)用教程第4章QuartusII應(yīng)用向?qū)?.1基本設(shè)計(jì)流程4.1.1建立工作庫(kù)文件夾和編輯設(shè)計(jì)文件⑴新建一個(gè)文件夾⑵輸入源程序⑶文件存盤4.1基本設(shè)計(jì)流程4.1.1建立工作庫(kù)文件夾和編輯設(shè)計(jì)文件⑴新建一個(gè)文件夾⑵輸入源程序⑶文件存盤4.1基本設(shè)計(jì)流程4.1.2創(chuàng)建工程⑴打開(kāi)并建立新工程管理窗口4.1基本設(shè)計(jì)流程4.1.2創(chuàng)建工程⑵將設(shè)計(jì)文件加入工程中4.1基本設(shè)計(jì)流程4.1.2創(chuàng)建工程⑶選擇目標(biāo)芯片4.1基本設(shè)計(jì)流程4.1.2創(chuàng)建工程⑷工具設(shè)置⑸結(jié)束設(shè)置4.1基本設(shè)計(jì)流程4.1.3編譯前設(shè)置⑴選擇FPGA目
2、標(biāo)芯片⑵選擇配置器件的工作方式4.1基本設(shè)計(jì)流程4.1.3編譯前設(shè)置⑶選擇配置器件和編程方式⑷選擇目標(biāo)器件引腳端口狀態(tài)⑸選擇確認(rèn)VHDL語(yǔ)言版本4.1基本設(shè)計(jì)流程4.1.4全程編譯4.1基本設(shè)計(jì)流程4.1.5時(shí)序仿真⑴打開(kāi)波形編輯器4.1基本設(shè)計(jì)流程4.1.5時(shí)序仿真⑵設(shè)置仿真時(shí)間區(qū)域⑶波形文件存盤4.1基本設(shè)計(jì)流程4.1.5時(shí)序仿真⑷將工程CNT10的端口信號(hào)節(jié)點(diǎn)選入波形編輯器中4.1基本設(shè)計(jì)流程4.1.5時(shí)序仿真⑷將工程CNT10的端口信號(hào)節(jié)點(diǎn)選入波形編輯器中4.1基本設(shè)計(jì)流程4.1.5時(shí)序仿真⑸編輯輸入波形(輸
3、入激勵(lì)信號(hào))4.1基本設(shè)計(jì)流程4.1.5時(shí)序仿真⑹總線數(shù)據(jù)格式設(shè)置和參數(shù)設(shè)置4.1基本設(shè)計(jì)流程4.1.5時(shí)序仿真⑹總線數(shù)據(jù)格式設(shè)置和參數(shù)設(shè)置4.1基本設(shè)計(jì)流程4.1.5時(shí)序仿真⑹總線數(shù)據(jù)格式設(shè)置和參數(shù)設(shè)置4.1基本設(shè)計(jì)流程4.1.5時(shí)序仿真⑺仿真器參數(shù)設(shè)置4.1基本設(shè)計(jì)流程4.1.5時(shí)序仿真⑻啟動(dòng)仿真器⑼觀察仿真結(jié)果4.1基本設(shè)計(jì)流程4.1.6應(yīng)用RTL電路圖觀察器4.2引腳設(shè)置與硬件驗(yàn)證4.2.1引腳鎖定4.2引腳設(shè)置與硬件驗(yàn)證4.2.1引腳鎖定4.2引腳設(shè)置與硬件驗(yàn)證4.2.1引腳鎖定4.2引腳設(shè)置與硬件驗(yàn)證4.
4、2.1引腳鎖定4.2引腳設(shè)置與硬件驗(yàn)證4.2.2編譯文件下載4.2引腳設(shè)置與硬件驗(yàn)證4.2.2編譯文件下載4.2引腳設(shè)置與硬件驗(yàn)證4.2.2編譯文件下載4.2引腳設(shè)置與硬件驗(yàn)證4.2.3AS模式編程4.2.4JTAG間接模式編程配置器件1.將SOF文件轉(zhuǎn)化為JTAG間接配置文件4.2引腳設(shè)置與硬件驗(yàn)證4.2引腳設(shè)置與硬件驗(yàn)證4.2引腳設(shè)置與硬件驗(yàn)證4.2.4JTAG間接模式編程配置器件1.將SOF文件轉(zhuǎn)化為JTAG間接配置文件4.2引腳設(shè)置與硬件驗(yàn)證4.2.4JTAG間接模式編程配置器件2.下載JTAG間接配置文件4
5、.2引腳設(shè)置與硬件驗(yàn)證4.2.5USB-Blaster編程配置器件使用方法4.2.6其他的鎖定引腳方法4.2引腳設(shè)置與硬件驗(yàn)證4.2.6其他的鎖定引腳方法4.3嵌入式邏輯分析儀使用方法1．打開(kāi)SignalTap?II編輯窗口4.3嵌入式邏輯分析儀使用方法2．調(diào)入待測(cè)信號(hào)4.3嵌入式邏輯分析儀使用方法2．調(diào)入待測(cè)信號(hào)4.3嵌入式邏輯分析儀使用方法3．SignalTapII參數(shù)設(shè)置4.3嵌入式邏輯分析儀使用方法4．文件存盤4.3嵌入式邏輯分析儀使用方法5．編譯下載4.3嵌入式邏輯分析儀使用方法6．啟動(dòng)SignalTap?
6、II進(jìn)行采樣與分析4.3嵌入式邏輯分析儀使用方法6．啟動(dòng)SignalTap?II進(jìn)行采樣與分析7．SignalTapII的其他設(shè)置和控制方法4.4編輯SignalTapII的觸發(fā)信號(hào)4.4編輯SignalTapII的觸發(fā)信號(hào)4.4編輯SignalTapII的觸發(fā)信號(hào)4.5原理圖輸入設(shè)計(jì)方法4.5.1層次化設(shè)計(jì)流程1.為本項(xiàng)工程設(shè)計(jì)建立文件夾2.建立原理圖文件工程和仿真4.5原理圖輸入設(shè)計(jì)方法4.5.1層次化設(shè)計(jì)流程2.建立原理圖文件工程和仿真4.5原理圖輸入設(shè)計(jì)方法4.5.1層次化設(shè)計(jì)流程2.建立原理圖文件工程和仿真
7、4.5原理圖輸入設(shè)計(jì)方法4.5.1層次化設(shè)計(jì)流程2.建立原理圖文件工程和仿真4.5原理圖輸入設(shè)計(jì)方法4.5.1層次化設(shè)計(jì)流程3.將設(shè)計(jì)項(xiàng)目設(shè)置成可調(diào)用的元件4.5原理圖輸入設(shè)計(jì)方法4.5.1層次化設(shè)計(jì)流程4.設(shè)計(jì)全加器頂層文件4.5原理圖輸入設(shè)計(jì)方法4.5.1層次化設(shè)計(jì)流程4.設(shè)計(jì)全加器頂層文件4.5原理圖輸入設(shè)計(jì)方法4.5.1層次化設(shè)計(jì)流程4.設(shè)計(jì)全加器頂層文件4.5原理圖輸入設(shè)計(jì)方法4.5.1層次化設(shè)計(jì)流程5.將設(shè)計(jì)項(xiàng)目進(jìn)行時(shí)序仿真4.5原理圖輸入設(shè)計(jì)方法4.5.2應(yīng)用宏模塊的多層次原理圖設(shè)計(jì)1.計(jì)數(shù)器設(shè)計(jì)(1)
8、設(shè)計(jì)電路原理圖(2)建立工程4.5原理圖輸入設(shè)計(jì)方法(2)建立工程4.5原理圖輸入設(shè)計(jì)方法(3)系統(tǒng)仿真(4)生成元件符號(hào)4.5原理圖輸入設(shè)計(jì)方法2.頻率計(jì)主結(jié)構(gòu)電路設(shè)計(jì)4.5原理圖輸入設(shè)計(jì)方法2.頻率計(jì)主結(jié)構(gòu)電路設(shè)計(jì)4.5.2應(yīng)用宏模塊的多層次原理圖設(shè)計(jì)4.5原理圖輸入設(shè)計(jì)方法3.時(shí)序控制電路設(shè)計(jì)4.5.2應(yīng)用宏模塊的多層次原理圖設(shè)計(jì)4.5原
