資源描述：
《第4章_QuartusII應(yīng)用向?qū)pt課件.ppt》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、EDA技術(shù)實用教程第4章QuartusII應(yīng)用向?qū)uartusⅡ軟件的設(shè)計流程及功能設(shè)計流程:設(shè)計輸入、編譯、仿真和下載等編輯輸入法:圖形、文本、符號和內(nèi)存編輯與MATLAB和DSPBuilder結(jié)合,可實現(xiàn)基于FPGA的DSP硬件系統(tǒng)開發(fā)與SOPCBuilder結(jié)合，可實現(xiàn)SOPC系統(tǒng)開發(fā)QuartusⅡ軟件的圖形用戶界面狀態(tài)區(qū)信息區(qū)工作導(dǎo)航區(qū)快捷命令工具條工作區(qū)菜單命令區(qū)4.1基本設(shè)計流程4.1.1建立工作庫文件夾和編輯設(shè)計文件⑴新建一個文件夾⑵輸入源程序⑶文件存盤4.1基本設(shè)計流程4.1.1建立工作庫文件夾和編輯設(shè)計文件⑴新建一個文件
2、夾⑵輸入源程序⑶文件存盤4.1基本設(shè)計流程4.1.2創(chuàng)建工程⑴打開并建立新工程管理窗口選擇File/NewProjectWizard命令，打開下面的對話框項目路徑項目名稱項目頂層實體名（一般與項目名稱相同）依次單擊Next,打開工具設(shè)置，選擇目標器件和器件封裝方式、引腳數(shù)目和速度級別對話框，最后單擊Finish4.1基本設(shè)計流程4.1.2創(chuàng)建工程⑵將設(shè)計文件加入工程中4.1基本設(shè)計流程4.1.2創(chuàng)建工程⑶選擇目標芯片4.1基本設(shè)計流程4.1.2創(chuàng)建工程⑷工具設(shè)置用于選擇輸入的HDL類型和綜合工具用于選擇仿真工具用于選擇時序分析工具注意：都不作
3、選擇時，表示僅僅選擇QuartusⅡ自含的所有EDA設(shè)計工具，不包括外加的EDA工具⑸結(jié)束設(shè)置例，輸入如下電路。圖形編輯窗口左側(cè)的工具條中每個按鈕的功能雙擊原理圖編輯窗口中的任意位置，或者選擇EditInsertSymbol命令，打開選擇元件對話框項目路徑參數(shù)可設(shè)置的強函數(shù)元件庫基本元件庫由此輸入所需要的元件名設(shè)計編譯1.編譯設(shè)計應(yīng)先選擇下載的目標芯片，選擇AssignmentSetings命令，在對話框中選擇左側(cè)Categoty下的Device選項，選擇目標芯片型號2.開始編譯選擇Processing?/?Start?compilati
4、on命令，或單擊快捷按鈕。如果編譯有錯誤，需要修改設(shè)計，并重新編譯。7.2.4設(shè)計仿真1.建立波形文件（*.vwf）選擇FileNew命令，彈出對話框，選擇OtherFiles選項卡中的vectorwaveformfile項，2.輸入信號節(jié)點選擇EditInsertNodeorBus命令，或者在波形文件編輯窗口的Name欄中右擊，選擇InsertNodeorBus命令，打開插入節(jié)點或總線對話框在上圖對話框中單擊NodeFinder按鈕，打開對話框，在Filter下拉列表框中選擇Pina：：all，然后單擊List按鈕通過這些按鈕選擇觀察的
5、節(jié)點信號3.設(shè)置輸入節(jié)點波形（1）設(shè)置仿真時間域。選擇EditEndTime命令，在出現(xiàn)的對話框中，設(shè)置仿真結(jié)束時間。有需要的話，要修改仿真柵格大小，選擇EditGridSize命令（2）編輯輸入信號（3）波形文件保存（*.vwf）（4）設(shè)置仿真器。選擇AssignmentsSettingsSimulatorSettings（5）運行仿真器。選擇ProcessingStartSimulation命令（6）延時分析。4.1基本設(shè)計流程4.1.3編譯前設(shè)置⑴選擇FPGA目標芯片⑵選擇配置器件的工作方式4.1基本設(shè)計流程4.1.3編譯前設(shè)
6、置⑶選擇配置器件和編程方式⑷選擇目標器件引腳端口狀態(tài)⑸選擇確認VHDL語言版本4.1基本設(shè)計流程4.1.4全程編譯4.1基本設(shè)計流程4.1.5時序仿真⑴打開波形編輯器4.1基本設(shè)計流程4.1.5時序仿真⑵設(shè)置仿真時間區(qū)域⑶波形文件存盤4.1基本設(shè)計流程4.1.5時序仿真⑷將工程CNT10的端口信號節(jié)點選入波形編輯器中4.1基本設(shè)計流程4.1.5時序仿真⑷將工程CNT10的端口信號節(jié)點選入波形編輯器中4.1基本設(shè)計流程4.1.5時序仿真⑸編輯輸入波形(輸入激勵信號)4.1基本設(shè)計流程4.1.5時序仿真⑹總線數(shù)據(jù)格式設(shè)置和參數(shù)設(shè)置4.1基本設(shè)計流
7、程4.1.5時序仿真⑹總線數(shù)據(jù)格式設(shè)置和參數(shù)設(shè)置4.1基本設(shè)計流程4.1.5時序仿真⑹總線數(shù)據(jù)格式設(shè)置和參數(shù)設(shè)置4.1基本設(shè)計流程4.1.5時序仿真⑺仿真器參數(shù)設(shè)置4.1基本設(shè)計流程4.1.5時序仿真⑻啟動仿真器⑼觀察仿真結(jié)果4.1基本設(shè)計流程4.1.6應(yīng)用RTL電路圖觀察器4.2引腳設(shè)置與硬件驗證(略)4.2.1引腳鎖定4.2引腳設(shè)置與硬件驗證4.2.1引腳鎖定4.2引腳設(shè)置與硬件驗證4.2.1引腳鎖定4.2引腳設(shè)置與硬件驗證4.2.1引腳鎖定4.2引腳設(shè)置與硬件驗證4.2.2編譯文件下載4.2引腳設(shè)置與硬件驗證4.2.2編譯文件下載4.2
8、引腳設(shè)置與硬件驗證4.2.2編譯文件下載4.2引腳設(shè)置與硬件驗證4.2.3AS模式編程4.2.4JTAG間接模式編程配置器件1.將SOF文件轉(zhuǎn)化為JTAG間接配置文
