資源描述：
《第四章_QuartusII應(yīng)用向?qū)А酚蓵?huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、EDA技術(shù)實(shí)用教程第4章QuartusII應(yīng)用向?qū)?.1基本設(shè)計(jì)流程4.2引腳設(shè)置與硬件驗(yàn)證4.5原理圖輸入設(shè)計(jì)方法16:4511本章學(xué)習(xí)要求掌握基于QuartusII平臺(tái)的VHDL設(shè)計(jì)和原理圖設(shè)計(jì)方法，初步學(xué)會(huì)完整設(shè)計(jì)流程的使用方法；正確理解頻率計(jì)原理，掌握利用宏模塊進(jìn)行層次化設(shè)計(jì)的方法；初步掌握時(shí)序分析的方法。§416:4522常用FPGA集成開發(fā)環(huán)境QuartusIIMax+PlusIIISEispLEVEL§416:4533AlteraQuartusII§416:4544STEP1：建立工作
2、庫文件夾STEP2：輸入設(shè)計(jì)項(xiàng)目（原理圖/VHDL）STEP3：存盤，注意原理圖/文本取名STEP4：創(chuàng)建工程ProjectSTEP5：選擇目標(biāo)器件STEP11：硬件測(cè)試STEP9：引腳鎖定并編譯STEP7：建立仿真波形文件STEP6：?jiǎn)?dòng)全程編譯STEP10：編程下載/配置STEP8：仿真測(cè)試和波形分析VHDL文本輸入設(shè)計(jì)流程§4.1基本設(shè)計(jì)流程16:45554.1.1.建立工作庫文件夾和編輯設(shè)計(jì)文件§4.1基本設(shè)計(jì)流程為設(shè)計(jì)全加器新建一個(gè)文件夾作工作庫文件夾名取為My_prjct注意，不可用中文
3、?。?）新建文件夾16:4566圖5-1選擇編輯文件的語言類型（2）打開文本編輯器輸入源程序§4.1基本設(shè)計(jì)流程16:4577文本編輯窗用鍵盤輸入設(shè)計(jì)文件：MUX21a存盤文件名必須取為：mux21a.vhd注意，要存在自己建立的文件夾中輸入VHDL文件并存盤16:45884.1.2.創(chuàng)建工程§4.1基本設(shè)計(jì)流程16:45994.1.2.創(chuàng)建工程§4.1基本設(shè)計(jì)流程圖利用NewProjectWizard創(chuàng)建工程16:451010將所有相關(guān)文件都加入此工程§4.1基本設(shè)計(jì)流程16:4511114.1.
4、3.編譯前設(shè)置§4.1基本設(shè)計(jì)流程（1）選擇目標(biāo)器件器件系列（Family）選擇窗，選擇ACEX1K系列根據(jù)實(shí)驗(yàn)板上的目標(biāo)器件型號(hào)選擇，如選EP1K100QC208-3消掉只顯示高速器件前的對(duì)勾16:451212選擇配置器件的工作方式§4.1基本設(shè)計(jì)流程（2）工作方式選擇16:451313§4.1基本設(shè)計(jì)流程（3）選擇配置器件和編程方式16:451414§4.1基本設(shè)計(jì)流程4.1.4.全程編譯全程編譯后出現(xiàn)報(bào)錯(cuò)信息16:4515154.1.5.時(shí)序仿真§4.1基本設(shè)計(jì)流程（1）選擇編輯矢量波形文件1
5、6:451616波形編輯器§4.1基本設(shè)計(jì)流程4.1.5.時(shí)序仿真16:451717§4.1基本設(shè)計(jì)流程（2）設(shè)置仿真時(shí)間長度（Edition→EndTime）4.1.5.時(shí)序仿真16:451818§4.1基本設(shè)計(jì)流程（3）vwf激勵(lì)波形文件存盤4.1.5.時(shí)序仿真16:451919§4.1基本設(shè)計(jì)流程（4）向波形編輯器拖入信號(hào)節(jié)點(diǎn)View→UltilityWindows→NodeFinder→4.1.5.時(shí)序仿真16:452020（5）設(shè)置時(shí)鐘周期§4.1基本設(shè)計(jì)流程4.1.5.時(shí)序仿真16:45
6、2121（6）選擇總線數(shù)據(jù)格式§4.1基本設(shè)計(jì)流程4.1.5.時(shí)序仿真16:452222設(shè)置好的激勵(lì)波形圖§4.1基本設(shè)計(jì)流程4.1.5.時(shí)序仿真16:452323（7）選擇仿真控制§4.1基本設(shè)計(jì)流程4.1.5.時(shí)序仿真16:452424啟動(dòng)仿真：Processing→StartSimulation仿真波形輸出§4.1基本設(shè)計(jì)流程4.1.5.時(shí)序仿真16:452525選擇全時(shí)域顯示§4.1基本設(shè)計(jì)流程4.1.5.時(shí)序仿真16:4526266.應(yīng)用RTL電路圖觀察器（Tools→RTLViewer）
7、§4.1基本設(shè)計(jì)流程CNT10的RTL電路圖Mux21a的RTL電路圖16:4527277.應(yīng)用時(shí)序分析工具（Processing→TimingAnalyzerTool）§4.1基本設(shè)計(jì)流程16:452828§4.2引腳設(shè)置和下載4.2.1.引腳鎖定將設(shè)計(jì)實(shí)體的輸入輸出端口鎖定到芯片確定的引腳上，供編程下載?？捎靡_？Assignment→PinPlanner16:452929全局時(shí)鐘引腳（globalclock）：79,18316:453030Assignment→Assignmenteditor
8、16:453131（step1）打開工程引腳鎖定方法一§4.2引腳設(shè)置和下載16:453232AssignmentEditor編輯器§4.2引腳設(shè)置和下載（step2）打開設(shè)置編輯器雙擊“To”菜單之“New”項(xiàng)16:453333在“節(jié)點(diǎn)查找器”窗口選擇所要選定的端口16:453434引腳鎖定對(duì)話框§4.2引腳設(shè)置和下載（Step3）逐一為端口選定器件引腳（Step4）重新編譯一遍，將引腳鎖定信息編譯進(jìn)編程下載文件（.sof）中16:453535§4.2引腳設(shè)置和下載
