資源描述：
《畢業(yè)論文終稿(畢業(yè)論文模板)》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。
1、四位加法器的電路設(shè)計(jì)及版圖實(shí)現(xiàn)摘要加法器是一種可以執(zhí)行加法運(yùn)算的組合邏輯電路單元，也是構(gòu)成電子計(jì)算機(jī)核心器件微處理器中算數(shù)邏輯單元的核心基礎(chǔ)。在實(shí)際運(yùn)用中，盡管可以根據(jù)需求為不同的計(jì)數(shù)系統(tǒng)設(shè)計(jì)相應(yīng)的加法器，但在數(shù)字電路中通常是以二進(jìn)制數(shù)為基礎(chǔ)的，加法器在實(shí)際應(yīng)用中較為普遍，可見對于加法器值得去探索學(xué)習(xí)。本文通過兩種方式進(jìn)行設(shè)計(jì)，并對兩種設(shè)計(jì)進(jìn)行優(yōu)缺點(diǎn)分析。在這次的課題設(shè)計(jì)中借助于TANNERTOOLS軟件完成電路與版圖的設(shè)計(jì)。其具體的操作流程為:使用S-Edit實(shí)現(xiàn)四位加法器電路，用T-Spice
2、和W-Edit完成該電路仿真設(shè)定并觀察仿真結(jié)果；再用L-Edit實(shí)現(xiàn)相應(yīng)的版圖以及利用T-Spice和W-Edit軟件完成版圖模擬并顯示結(jié)果，最后運(yùn)用LVS比對原理圖與版圖設(shè)計(jì)。本次設(shè)計(jì)通過兩種簡單方式實(shí)現(xiàn)電路設(shè)計(jì)，串行進(jìn)位方式實(shí)現(xiàn)的電路存在延時，但其結(jié)構(gòu)較為簡單；并行進(jìn)位方式實(shí)現(xiàn)的電路運(yùn)算速度較快，但其占用資源較大。此次設(shè)計(jì)由于位寬較小，兩種方式差異較小。關(guān)鍵詞：TannerTools；四位加法器；電路設(shè)計(jì)；版圖實(shí)現(xiàn)；仿真波形CircuitDesignandLayoutImplementatio
3、nof4BitAdderAbstractTheadderisacombinationallogiccircuitunitthatcanperformadditionoperation,anditisalsothecorebaseofthearithmeticlogicunitinthecoredeviceofelectroniccomputer?Inpracticalapplication,althoughwecandesigncoiTespondingadderaccordingtoourreq
4、uirementsfordifferentcountingsystem.Butinthedigitalcircuit,weusuallydesignadderbasedonthenumberofbinary,andadderinpracticalapplicationismorecommon,itisworthtolearningadder.Thisprojectusetwokindsofdesignmethodtofinishfourbitadder,andanalysisoftheirresp
5、ectiveadvantagesanddisadvantages.Inthissubject,wecanuseTANNERTOOLSsoftwaretoaccomplishthecircuitandlayoutoffourbitadde匚Thespecificoperationprocess:usingS-Editimplementfourbitaddercircuit,andusingT-SpiceandW-Editcompletedthecircuitsimulationsetandobser
6、vethesimulationresults;usingL-EditachievecorrespondinglayoutandfinishlayoutsimulationanddisplaytheresultsbyW-EditandT-Spice,finallyusingLVSalignmentschematicandlayout.Thisprojectusetwokindsofsimplemethodtoaccomplishfourbitaddersdesign,theserial-carrym
7、odetorealizethecircuitexisttimedelay,butthewayofserial-carryissimple;parallel-carryaccomplishthecircuithavefasterspeed,butittakesmoreresources.Duetothebitwidthofthisdesignissmall;therearelitterdifferencebetweenserial-carryandparallel-carry.Keywords:Ta
8、nnerTools,4bitadder,circuitdesign,layoutimplementation,simulationwaveform摘要IAbstractII1緒論11」課題研究背景及目的11.2課題主要內(nèi)容及創(chuàng)新點(diǎn)1L2.1課題設(shè)計(jì)主要內(nèi)容11.2.2課題設(shè)計(jì)創(chuàng)新點(diǎn)22開發(fā)工具簡介22.1TannerPro的主要功能22.2TannerPro進(jìn)行電路設(shè)計(jì)的流程33艸位全加器設(shè)計(jì)原理33.1—位全加器原理33.2四位串行進(jìn)位加法器原理53.3四位并行進(jìn)位加法器原理54
