資源描述：
《SOC的功耗分析》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫(kù)。
1、SOC的功耗分析低功耗SOC設(shè)計(jì)1)為什么需要低功耗？隨著SOC的集成度與性能的不斷發(fā)展，如今的SOC已達(dá)到百瓦量級(jí)。如Intel的Itanium2功耗約130瓦，這需要昂貴的封裝，散熱片及冷卻環(huán)境。根據(jù)摩爾定律，每18個(gè)月晶體管密度增加一倍，而電源技術(shù)要達(dá)到相同的增速，需要5年，顯然電源技術(shù)己成瓶頸。電路里的大電流會(huì)使產(chǎn)品的壽命和可靠性降低。電源的動(dòng)態(tài)壓降嚴(yán)重的時(shí)候還會(huì)造成失效。2)功耗從哪兒來？功耗一般分兩種：來自開關(guān)的動(dòng)態(tài)功耗，和來自漏電的靜態(tài)功耗。而動(dòng)態(tài)功耗乂可分為電容充放電(包括網(wǎng)絡(luò)電容和輸入負(fù)載)，還有當(dāng)P/NMOS同時(shí)
2、打開形成的瞬間短路電流。靜態(tài)功耗也可分為幾類：擴(kuò)散區(qū)和襯底形成二極管的反偏電流(Idiode),另外一類是關(guān)斷晶體管中通過柵氧的電流(Isubthreshold)o芯片的漏電會(huì)隨溫度變化，所以當(dāng)芯片發(fā)熱時(shí)，靜態(tài)功耗指數(shù)上升。另外漏電流也會(huì)隨特征尺寸減少而增加。公式：Ptotal=Pdynamic+Pshort+PleakagePswitch=A*C*V2*FPshort=A(B/12)(V-2Vth)3*F*TPleakage=(Idiode+Isubthreshold)*V3)怎樣減少功耗呢？首先定義對(duì)功耗的需求，然后分析不同的架
3、構(gòu)，決定如下需求：systemtargettechnology,thenumberofpowerdomainstobeconsidered,targetclockfrequencies,clockdistributionandstructure,I/Orequirements,memoryrequirements,analogfeaturesandvoltageregulation?你還需要定義工作模式:如startup,active,standby,idle,andpowerdown等等，當(dāng)然這些模式是由軟硬件共同決定的。理想的解
4、決辦法是不同工作模式下用不同的工作電壓，但這乂會(huì)造成太過復(fù)雜的情況，比如你需要考慮不同電壓區(qū)域隔離，開關(guān)及電壓恢復(fù)，觸發(fā)器和存儲(chǔ)器的日常存儲(chǔ)恢復(fù)中狀態(tài)缺失，等等。簡(jiǎn)單一點(diǎn)來講，你可以根據(jù)高性能/高電壓和低性能/低電壓來劃分你的設(shè)計(jì)。接下來你可以考慮系統(tǒng)時(shí)鐘結(jié)構(gòu)，這對(duì)減少動(dòng)態(tài)功耗很有用。你可以使用多個(gè)時(shí)鐘域，降低頻率，調(diào)整相位等等。一般處理器的軟件接口控制都可做到這幾點(diǎn)。別忘了可能出現(xiàn)的比如glitch,skew,等問題。一旦架構(gòu)確定下來，就可以做RTLcodeT，當(dāng)然目標(biāo)還是低功耗。使用EDA工具時(shí)注意mutiplethreshol
5、dleakageoptimization,multiplesupplyvoltagedomains,locallatchbasedclockgating,de-cloneandre-clonerestructuring,operandisolation,andgatelevelpoweroptimization.我彳門一條條的來看：第一，mutiplethresholdleakageoptimization□庫(kù)文件一般有三版：低Vth（快，大漏電），標(biāo)準(zhǔn)Vth,高Vth（慢，低漏電）。工具一般盡量用高Vthcell,而由于timin
6、g限制則需用低Vthcell?很明顯，選庫(kù)很重要。第二，multiplevoltagedomainso不同工作電壓需要庫(kù)的支持。不同電壓區(qū)域的劃分則需要前后端設(shè)計(jì)的協(xié)作。第三，locallatchbasedclockgatingo這是在成組的flopZ前加上特定白勺clockgatinglatch.第四，de-cloneandre-clonerestructuring。在layout之前'將localclockgating提到更高一級(jí)，以利于減少面積，為CTS建立“干凈“的起始點(diǎn)。在具體布局時(shí)，對(duì)localclockgating進(jìn)行
7、re-clone,以利于優(yōu)化時(shí)鐘樹。第五,operandisolation□這一步通過一個(gè)通用控制信號(hào)，自動(dòng)識(shí)別并關(guān)閉datapathelements和分層組合模塊。第六，Classicalgateleveloptimization。改變單元尺寸，pinswapping,去除不必耍的buffer,合并門，加入buffer減少skew,調(diào)整邏輯等等。大規(guī)模集成電路多采用CMOS電路，對(duì)于CMOS電路來說，在執(zhí)行某一任務(wù)期間，1個(gè)時(shí)鐘周期的能量消耗為：式中:M為系統(tǒng)中門電路的個(gè)數(shù)，Cm為第m個(gè)門電路的負(fù)載電容，為第k個(gè)門電路每個(gè)時(shí)鐘周期
8、的開關(guān)次數(shù)，Vdd為電路的電源電壓值?？梢钥闯觯绊懴到y(tǒng)功耗的主要因素有工作電壓、負(fù)載電容、門電路的開關(guān)次數(shù)和時(shí)鐘數(shù)。這些參數(shù)就是進(jìn)行SOC系統(tǒng)低功耗設(shè)計(jì)的出發(fā)點(diǎn)。SOC不同層次的低功耗設(shè)計(jì)影響系統(tǒng)功耗的參數(shù)調(diào)整主要是從系統(tǒng)級(jí)到物理級(jí)
