資源描述:
《NOR ,SRAM,SDRAM,NAND結構和容量計算》由會員上傳分享,免費在線閱讀,更多相關內容在行業(yè)資料-天天文庫。
1、NORflash,NANDflash,SDRAM結構和容量分析1.NORflash結構和容量分析例如:HY29LV160。引腳分別如圖:HY29LV160有20根地址線,16位的數(shù)據(jù)線。所以:容量=220(地址線)X16(數(shù)據(jù)位數(shù))bit=1MX16bit=1MX2B=2MB2.SRAM簡單介紹SRAM是英文StaticRAM的縮寫,它是一種具有靜止存取功能的內存,不需要刷新電路即能保存它內部存儲的數(shù)據(jù)。 SRAM不需要刷新電路即能保存它內部存儲的數(shù)據(jù)。而DRAM(DynamicRandomAccessMemor
2、y)每隔一段時間,要刷新充電一次,否則內部的數(shù)據(jù)即會消失,因此SRAM具有較高的性能,但是SRAM也有它的缺點,即它的集成度較低,相同容量的DRAM內存可以設計為較小的體積,但是SRAM卻需要很大的體積,且功耗較大。所以在主板上SRAM存儲器要占用一部分面積。SRAM一種是置于CPU與主存間的高速緩存,它有兩種規(guī)格:一種是固定在主板上的高速緩存(CacheMemory);另一種是插在卡槽上的COAST(CacheOnAStick)擴充用的高速緩存,另外在CMOS芯片1468l8的電路里,它的內部也有較小容量的12
3、8字節(jié)SRAM,存儲我們所設置的配置數(shù)據(jù)。還有為了加速CPU內部數(shù)據(jù)的傳送,自80486CPU起,在CPU的內部也設計有高速緩存,故在PentiumCPU就有所謂的L1Cache(一級高速緩存)和L2Cache(二級高速緩存)的名詞,一般L1Cache是內建在CPU的內部,L2Cache是設計在CPU的外部,但是PentiumPro把L1和L2Cache同時設計在CPU的內部,故PentiumPro的體積較大。最新的PentiumII又把L2Cache移至CPU內核之外的黑盒子里。SRAM顯然速度快,不需要刷新的
4、操作,但是也有另外的缺點,就是價格高,體積大,所以在主板上還不能作為用量較大的主存。 現(xiàn)將它的特點歸納如下: ◎優(yōu)點,速度快,不必配合內存刷新電路,可提高整體的工作效率。 ◎缺點,集成度低,功耗較大,相同的容量體積較大,而且價格較高,少量用于關鍵性系統(tǒng)以提高效率?! 騍RAM使用的系統(tǒng): ○CPU與主存之間的高速緩存?! 餋PU內部的L1/L2或外部的L2高速緩存?! 餋PU外部擴充用的COAST高速緩存?! 餋MOS146818芯片(RT&CMOSSRAM)。主要用途:SRAM主要用于二級高速緩存
5、(Level2Cache)。它利用晶體管來存儲數(shù)據(jù)。與DRAM相比,SRAM的速度快,但在相同面積中SRAM的容量要比其他類型的內存小?! RAMSRAM的速度快但昂貴,一般用小容量的SRAM作為更高速CPU和較低速DRAM之間的緩存(cache).SRAM也有許多種,如AsyncSRAM(AsynchronousSRAM,異步SRAM)、SyncSRAM(SynchronousSRAM,同步SRAM)、PBSRAM(PipelinedBurstSRAM,流水式突發(fā)SRAM),還有INTEL沒有公布細節(jié)的CSR
6、AM等。 基本的SRAM的架構如圖1所示,SRAM一般可分為五大部分:存儲單元陣列(corecellsarray),行/列地址譯碼器(decode),靈敏放大器(SenseAmplifier),控制電路(controlcircuit),緩沖/驅動電路(FFIO)。SRAM是靜態(tài)存儲方式,以雙穩(wěn)態(tài)電路作為存儲單元,SRAM不象DRAM一樣需要不斷刷新,而且工作速度較快,但由于存儲單元器件較多,集成度不太高,功耗也較大。1.SDRAM結構和容量分析lSDRAM基礎知識SDRAM:SynchronousDynamic
7、RandomAccessMemory,同步動態(tài)隨機存取存儲器。同步是指Memory工作需要步時鐘,內部的命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準。動態(tài)是指存儲陣列需要不斷的刷新來保證數(shù)據(jù)不丟失。隨機是指數(shù)據(jù)不是線性依次存儲,而是由指定地址進行數(shù)據(jù)讀寫。SDRAM從發(fā)展到現(xiàn)在已經(jīng)經(jīng)歷了四代,分別是:第一代SDRSDRAM,第二代DDRSDRAM,第三代DDR2SDRAM,第四代DDR3SDRAM.第一代與第二代SDRAM均采用單端(Single-Ended)時鐘信號,第三代與第四代由于工作頻率比較快,所以采用可降低干擾的
8、差分時鐘信號作為同步時鐘。SDRSDRAM的時鐘頻率就是數(shù)據(jù)存儲的頻率,第一代內存用時鐘頻率命名,如pc100,pc133則表明時鐘信號為100或133MHz,數(shù)據(jù)讀寫速率也為100或133MHz。之后的第二,三,四代DDR(DoubleDataRate)內存則采用數(shù)據(jù)讀寫速率作為命名標準,并且在前面加上表示其DDR代數(shù)的符號,PC-即DDR,PC2=DDR2,PC3=D