資源描述：
《數(shù)字邏輯電路設計實驗教案趙蕙.doc》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、實驗一半加器和全加器I實驗平臺實驗要求使用TTL小規(guī)模集成電路芯片74LS00搭建半加器電路和全加器電路，電路的輸入接實驗平臺開關(guān)，電路輸出接實驗平臺的發(fā)光管。希望同學們能夠通過實驗掌握使用基本門電路設計實現(xiàn)數(shù)字電路的方法。實驗原理在數(shù)字電路中，門電路就是用來實現(xiàn)基本邏輯關(guān)系的電路，比如這個實驗中的半加器和全加器。最基本的門電路是與門、或門和非門，由這些門可以組合成其它的邏輯電路。門電路最初由分立元件組成，集成電路出現(xiàn)后，我們現(xiàn)在使用的門電路都是集成門電路。半加器：完成兩個一位二進制數(shù)的相加而求得“和”及“進位”。全加器：當多位二進制數(shù)相加時，高位的相加運算除了要將本位的加數(shù)和被加數(shù)相
2、加以外，還要考慮低位是否有向該位的進位。全加器完成將兩個一位的二進制數(shù)相加，并考慮低位來的進位，相當于三個一位二進制數(shù)相加的電路。實驗步驟1．設計根據(jù)半加器和全加器列出真值表，寫出輸出函數(shù)，因為實驗要求使用“與非門”實現(xiàn)，將輸出函數(shù)轉(zhuǎn)換為“與非門”形式，畫出使用與非門實現(xiàn)半加器和全加器的電路圖。&&&&1ABSHCH&&&&&AiBiSHiCi&&&&Ci-1Si半加器與非門電路全加器與非門電路2．連線請?zhí)貏e注意VCC和GND的連接，不要接錯，以免芯片燒毀！所用芯片的Vcc連起來接+5V；所用芯片的GND連起來接地（GND）。電路的輸入接實驗平臺開關(guān)，電路的輸出接實驗平臺的發(fā)光管。實驗
3、提供的74LS00芯片邏輯與引腳圖如下。每塊芯片中有四組2輸入端與非門（正邏輯），根據(jù)步驟1設計的電路圖，搭建半加器電路需要5個與非門（可使用2塊74LS00芯片），搭建全加器電路需要9個與非門（可使用3塊74LS00芯片）。雙列直插封裝74LS00芯片邏輯圖和引腳圖1．驗證開關(guān)向上撥為“1”，向下?lián)転椤?”；發(fā)光管為“1”時點亮，為“0”時熄滅。根據(jù)真值表，檢驗你所搭建的半加器和全加器電路，是否滿足設計要求。教你一招：實驗平臺上可能有個別開關(guān)、發(fā)光管故障，可以將導線一端接開關(guān)，一端接發(fā)光管，如果開關(guān)向上撥時，發(fā)光管點亮；開關(guān)向下?lián)軙r，發(fā)光管熄滅，說明開關(guān)、發(fā)光管、導線都是好的。完成連
4、線后的電路可能有誤，在沒有萬用表的情況下，此法也可幫你檢查電路故障。實驗報告要求1．填妥姓名、班級外，必須填寫完成報告的日期（年月日），以后的實驗報告要求里不再冗述。2．寫出使用TTL小規(guī)模集成電路芯片74LS00完成半加器的設計和實現(xiàn)的完整過程（根據(jù)功能要求列真值表->寫輸出函數(shù)->將輸出函數(shù)變換成“與非門”形式->畫出電路圖->根據(jù)芯片引腳連線->驗證結(jié)果）3．結(jié)合實驗中接觸和使用的小規(guī)模集成電路，請說說什么是集成電路？常用的中小規(guī)模集成電路產(chǎn)品有哪些？4．實驗過程中你遇到了哪些問題？實驗剛開始時，你覺得計算機硬件課程的實驗最難理解的地方在哪里？5．實驗一和實驗二使用兩種不同的方式
5、（小規(guī)模集成電路，可編程器件）實現(xiàn)全加器電路，就兩種方式談談你實驗的體會。實驗二FPGA設計流程——全加器II實驗平臺EDA/SOPC實驗開發(fā)平臺，實驗二以后的所有實驗都使用此開發(fā)平臺。實驗要求根據(jù)實驗平臺提供的Altera公司可編程器件FPGA（現(xiàn)場可編程門陣列），使用Altera公司的EDA設計開發(fā)工具QuartusII，用原理圖方式設計實現(xiàn)全加器電路，電路的輸入接實驗平臺開關(guān)，電路輸出接實驗平臺的發(fā)光管。希望同學們能夠通過實驗掌握使用可編程器件設計實現(xiàn)數(shù)字電路的方法。實驗原理使用可編程器件進行數(shù)字電路設計，將傳統(tǒng)的“設計à硬件搭試à焊接”過程變?yōu)椤霸O計à編譯à下載”的過程，其主要
6、工作都在計算機內(nèi)完成，先將設計輸入計算機，再由開發(fā)系統(tǒng)將其轉(zhuǎn)換成編程文件下載到可編程器件中。全加器電路圖的設計同實驗一。實驗步驟1．新建工程實驗室機器安裝的設計環(huán)境為：QuartusIIVersion9.0。雙擊桌面圖標，運行QuartusII軟件。用NewProjectWizard工具選項創(chuàng)建此設計的工程，并設計相關(guān)信息。點擊菜單項File->newprojectwizard…，出現(xiàn)introduction對話框，如圖1。圖1單擊next，進入Directory，name，Top-LevelEntity設置對話框，選擇工程存放路徑（請在E盤或F盤新建一個工程相文件夾，實驗室的C盤、D
7、盤及桌面被保護）、工程名稱和頂層模塊名稱（本例工程名和頂層模塊名均設為fadder。）注意：所有的名稱和路徑均不能包含空格和漢字。如圖2。圖2跳過圖3所示AddFiles對話框，該對話框設置用來將已存在的設計文件加入到工程中。圖3點擊next，進入Family&devicessettings對話框，指定FPGA器件為Cyclone系列的EP1C12F324C8，如圖4。Cyclone?系列FPGA是Altera公司最初（2002年）的低成本FP
