資源描述：
《采用FPGA實現(xiàn)同步串行數(shù)據(jù)的并行采集.pdf》由會員上傳分享，免費在線閱讀，更多相關內容在應用文檔-天天文庫。
1、采用FPGA實現(xiàn)同步串行數(shù)據(jù)的并行采集嚴剛峰，等采用FPGA實現(xiàn)同步串行數(shù)據(jù)的并行采集ParallelAcquisitionofSynchronousSerialDataImplementedbyFPGA嚴曰9霹’方餳誰邦再(成都大學電子信息工程學院，四川成都610106；四川大學計算機學院，四川成都610065)摘要：同步串行接El具有傳輸速度快、抗干擾能力強等特點，在具有串行數(shù)據(jù)傳輸?shù)碾娮釉O備中得到了廣泛的應用。同步串行數(shù)據(jù)的接收需要專用芯片，這使得具有同步串行接口的電子設備的應用受到了限制。針對具有同步串行接口的絕對值編碼器，提出了
2、串行數(shù)據(jù)轉換和讀取的實現(xiàn)方法，給出了詳細的硬件原理圖及其電路設計要點，并提供了關鍵的軟件代碼。這為具有同步串行接口設備的數(shù)據(jù)并行采集提供了一種低成本的實現(xiàn)方案。關鍵詞：同步串行接口FPGADSP數(shù)據(jù)采集串并轉換硬件設計中圖分類號：TH86文獻標志碼：AAbstract：Synchronou~serialinterfacehasbeenwidelyusedinelectronicequipmentwithserialdatatransmissionbecauseofitsfeaturesofhightransmissionspeedands
3、tronganti—interferencecapability．Sincededicatedchipisneededforreceivingsynchronousserialdata，theapplicationofelectronicequipmentwithsynchronousserialinterfaceislimited．Aimingattheabsolutevalueencoderwithsynchronousserialinterface，theimplementingmethodofserialtoparalleldat
4、aconversionandreadingisproposed．Thedetailhardwareschematicdiagramandkeypointsofcircuitdesignaregiven，andthecriticalsoftwarecodingisprovided．Thisofersthelowcostimplementingschemeofdataparallelacquisitionforsynchronousserialinterfacedevices．Keywords：Synchronousserialinterfa
5、ceFPGADSPDataacquisitionSerial—to—parallelconversionHardwaredesign相應的電脈沖序列或以數(shù)字量的形式輸出。具有體積0引言小、精度高、易于安裝等優(yōu)點，被廣泛應用于高速伺服數(shù)據(jù)的傳輸有串行和并行兩種方式]．其中串行系統(tǒng)、數(shù)控機床、機器人等諸多領域。較增量式光電編方式又可分為同步串行接口和異步串行接口兩種。較碼器。位置式光電編碼器不產生脈沖，而是輸出一串數(shù)異步串行方式，同步串行方式傳輸速度更快．同時還具據(jù)碼．為軸位置提供一個獨一無二的編碼數(shù)字值，減輕有連線簡單、抗干擾能力強等突出優(yōu)
6、點，因此同步串行了電子接收設備的計算任務；同時，當電源發(fā)生故障接口已成為一種常用的工業(yè)用通信接口。目前，常見時，位置式光電編碼器還具有位置記憶功能，因此得到的同步串行接口轉換器大多是將同步串行信號轉換成了廣泛的應用。用于數(shù)據(jù)讀取的電子系統(tǒng)則是采用異步串行信號。]，以實現(xiàn)兩個互不同步設備之間的DSP+FPGA結構．這樣只需要在設計電路時，增加時鐘數(shù)據(jù)通信。與并行方式傳輸數(shù)據(jù)相比。串行方式的數(shù)控制電路和數(shù)據(jù)接收電路，配合FPGA就可以實現(xiàn)對據(jù)傳輸速率太低，嚴重影響數(shù)據(jù)采集的實時性。具有同同步串行的高速并行采集。這為具有同步串行接口設步串行接口
7、的電子設備一般不會提供串／并行轉換的備數(shù)據(jù)的并行采集提供了一種低成本的實現(xiàn)方案。接口，往往需要購置專用的接口芯片或模塊]，因此提高了同步串行接口電子設備的使用成本。1硬件設計本文采用具有同步串行接口的位置式光電編碼器1．1同步串行信號標準模式作為數(shù)據(jù)源，光電編碼器是將連接軸的角度量轉換成同步串行接口編碼器根據(jù)時鐘控制模塊向絕對值編碼器發(fā)送一串時鐘脈沖，絕對值編碼器立即送出相國家自然科學基金資助項目(編號：11205022、61332001)；應的串行位置數(shù)據(jù)]。同步串行數(shù)據(jù)輸出過程為：四川省教育廳科研基金資助項目(編號：12ZB172)；
8、當在空載條件下，信號線“數(shù)據(jù)+”和“時鐘+”為高電成都大學2012年基金資助項目(編號：2012—42)。修改稿收到日期：2(】l4一叭一15平：控制時鐘信號第一次從高電平跳至低電平時，儲存第
