資源描述：
《基于FSL總線的UART外設(shè)IP核設(shè)計.doc》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、基于FSL總線的UART外設(shè)IP核設(shè)計東北電力大學(xué)王玉峰聊城工業(yè)學(xué)校胥保華引言在基于MicroBlaze的SOPC系統(tǒng)中，將用戶IP核整合到基于MicroBlaze的嵌入式軟核處理器系統(tǒng)中，通常有兩種方法：一種是將IP核連接到OPB總線；另一種是將用戶IP連接到MicroBlaze專用的FSL總線上。盡管OPB和FSL總線都是MicroBlaze軟核與FPGA其他片上邏輯資源連接的主要途徑，但它們的分工足不同的。OPB總線適用于將要求低速和低性能的設(shè)備連接到MicroBlaze系統(tǒng)中；而FSL總線則適用于將對時間要求高的用戶自定義IP核，整合到基于MicroBla
2、ze的軟核系統(tǒng)中，以實現(xiàn)硬件加速。在Xilinx公司提供的IP核中，有基于OPB總線的UART外設(shè)IP核，但是沒有基于FSL總線的IP核，使得該UART外設(shè)在對時間要求高的系統(tǒng)中性能受到制約。在這種情況下，有必要設(shè)計基于FSL總線的UART外設(shè)，以使得UART能夠在高速系統(tǒng)中發(fā)揮最佳性能。Xilinx公司的MicroBlaze軟核是支持CoreConnect總線的標(biāo)準(zhǔn)外設(shè)集合。MicroBlaze處理器可以運(yùn)行在150MHz時鐘下，提供125DMIPS的性能，非常適合于設(shè)計針對網(wǎng)絡(luò)、電信、數(shù)據(jù)通信和消費市場的復(fù)雜嵌入式系統(tǒng)。1MicroBlaze體系結(jié)構(gòu)1.1Mi
3、croBlaze內(nèi)核結(jié)構(gòu)MicroBlaze是基于Xilinx公司FPGA的微處理器IP核，與其他外設(shè)IP核一起，可以完成可編程系統(tǒng)芯片(SOPC)的設(shè)計。MicroBlaze處理器采用RISC架構(gòu)和哈佛結(jié)構(gòu)的32位指令和數(shù)據(jù)總線，可以全速執(zhí)行存儲在片上存儲器和外部存儲器中的程序，并訪問其中的數(shù)據(jù)。內(nèi)核結(jié)構(gòu)如圖1所示。1.2MicroBlaze的總線接口MicroBlaze處理器軟核具有豐富的接口資源。最新版本的MicroBlaze軟核支持的總線接口有：◆帶字節(jié)允許的OPB(On_chipPeripheralBus，片上外設(shè)總線)V2.0接口；◆高速的LMB(Lo
4、calMemoryBus，本地存儲器總線)接口；◆FSL主從設(shè)備接口；◆XCL(XilinxCacheLink，Xilinx緩存鏈路)接口；◆MDM(MicroprocessorDebugModule，微處理器調(diào)試模塊)連接的凋試接口。OPB是對IBMCoreConnect片上總線標(biāo)準(zhǔn)的部分實現(xiàn)，適用于IP核作為外設(shè)連接到MicroBlaze系統(tǒng)中；LMB用于實現(xiàn)對片上的BlockRAM的高速訪問；FSL是MicroBlaze軟核特有的一個基于FIFO的單向鏈路，可以實現(xiàn)用戶自定義IP核與MicroBlaze內(nèi)部通用寄存器的直接相連；而XCL則是MicroBlaz
5、e軟核新增加的，用于實現(xiàn)對片外存儲器的高速訪問。MicroBlaze軟核還有專門的調(diào)試接口，通過參數(shù)設(shè)置，開發(fā)人員可以只使用特定應(yīng)用所需要的處理器特性。2基于FSL總線的UARTIP核設(shè)計UART(UniversalAsynchronousReceiverTransmit-ter，通用異步收發(fā)器)是廣泛使用的串行數(shù)據(jù)傳輸協(xié)議，允許在串行鏈路上進(jìn)行全雙工的通信。串行外設(shè)用到的RS232-C異步串行接口，一般采用專用的集成電路(即UART)實現(xiàn)。8250、8251、NS16450等芯片都是常見的UART器件，這類芯片已經(jīng)相當(dāng)復(fù)雜，有的含有許多輔助的模塊(如FIFO)，
6、有時并不需要使用完整的UART功能和這些輔助功能。如果設(shè)計上用到了FPGA器件，那么可以將所需要的UART功能集成到FPGA內(nèi)部。使用VHDL將UART的核心功能集成，從而使整個設(shè)計更加緊湊、穩(wěn)定且可靠。2.1UART的典型應(yīng)用UART主要由數(shù)據(jù)總線接口、控制邏輯、波特率發(fā)生器、發(fā)送部分和接收部分等組成。UART內(nèi)部所實現(xiàn)的功能包括微處理器接口、發(fā)送緩沖器、發(fā)送移位寄存器、幀產(chǎn)生、奇偶校驗、數(shù)據(jù)接收緩沖器、接收移位寄存器等。UART的典型應(yīng)用如圖2所示。2.2FSL總線接口FSL總線是一個基于FIFO的單向點對點通信總線，主要用于FPGA的兩個模塊間進(jìn)行快速的通信
7、。FSL接口的I／O信號如圖3所示。該接口的主要特點：◆單向的點對點通信；◆非共享的無仲裁通信機(jī)制；◆支持控制位與數(shù)據(jù)分離的通信；◆基于FIFO的通信模式；◆可配置的數(shù)據(jù)寬度；◆高速的通信性能(獨立運(yùn)行達(dá)到600MHz)。2.3FSL總線UART硬件設(shè)計設(shè)計中的主要內(nèi)容是UARTIP模塊和MicroBlaze之間的FSL總線接口，該接口提供了UART模塊與MicroBlaze之間通信的橋梁。Xilinx公司提供的IP核中包括基于OPB總線的UART模塊，但是沒有提供基于FSL總線的UART模塊。如果設(shè)計中需要在UART模塊和MicroBlaze之間進(jìn)行高速交互，設(shè)
8、計一個基于
