基于FPGA的SPWM型波形發(fā)生器的設(shè)計(jì).docx

《基于FPGA的SPWM型波形發(fā)生器的設(shè)計(jì).docx》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在應(yīng)用文檔-天天文庫。

1、基于FPGA的自治型SPWM波形發(fā)生器的設(shè)計(jì)正弦脈寬調(diào)制（SPWM）手藝在以電壓源逆變電路為焦點(diǎn)的電力電子裝配中有著普遍的應(yīng)用,若何發(fā)生SPWM脈沖序列及其實(shí)現(xiàn)手段是PWM手藝的關(guān)頭。操作模擬斗勁法,對(duì)三角載波與正弦調(diào)制波進(jìn)行斗勁,即可發(fā)生SPWM脈沖;操作數(shù)字算法和按時(shí)邏輯,也可發(fā)生SPWM脈沖［5］。今朝已有多種微措置器芯片（如80C196MC、TMS320F240等）自己集成稀有字化PWM發(fā)生電路［3］。模擬體例簡(jiǎn)單直不美觀,但與數(shù)字節(jié)制孀居口未便,難以知足復(fù)雜要求;數(shù)字體例結(jié)構(gòu)矯捷,尤正弦脈寬調(diào)制（SPWM）手藝在以電壓源逆變電路為焦點(diǎn)的電力電子裝配

2、中有著普遍的應(yīng)用,若何發(fā)生SPWM脈沖序列及其實(shí)現(xiàn)手段是PWM手藝的關(guān)頭。操作模擬斗勁法,對(duì)三角載波與正弦調(diào)制波進(jìn)行斗勁,即可發(fā)生SPWM脈沖;操作數(shù)字算法和按時(shí)邏輯,也可發(fā)生SPWM脈沖［5］。今朝已有多種微措置器芯片（如80C196MC、TMS320F240等）自己集成稀有字化PWM發(fā)生電路［3］。模擬體例簡(jiǎn)單直不美觀,但與數(shù)字節(jié)制孀居口未便,難以知足復(fù)雜要求;數(shù)字體例結(jié)構(gòu)矯捷,尤其是微措置器內(nèi)置了PWM發(fā)生器的,使用加倍便利。凡是狀況下,微措置器經(jīng)由過程按時(shí)刻斷處事軌范發(fā)生SPWM脈沖,在每個(gè)載波周期必需進(jìn)行間斷措置,對(duì)措置速度要求較高,年夜而也限制了

3、載波頻率進(jìn)一步的提高,同時(shí)微措置器的措置使命也加倍繁重。文獻(xiàn)［1］指出,微措置器中不確定的間斷響應(yīng)會(huì)導(dǎo)致PWM脈沖的相位股栗。FPGA以其靠得住性高、功耗低、保密性強(qiáng)等特點(diǎn),在電子產(chǎn)物設(shè)計(jì)中獲得普遍的應(yīng)用。文獻(xiàn)［1］～［5］也闡述了FPGA或CPLD在PWM脈沖發(fā)生時(shí)刻的計(jì)較仍由微措置器來完成,現(xiàn)實(shí)上微措置器的使命仍然繁重。作者針對(duì)靜止抵償器（STATCOM）對(duì)SPWM脈沖發(fā)生器的特定要求,采用Altera公司的FLEX10K10芯片開發(fā)了一種專用SPWM波形發(fā)生器,微措置器只需在需要時(shí)改變逆變器PWM調(diào)制深度即可,其余工作全由FPGA完成,年夜而年夜年夜減

4、輕了CPU的承擔(dān)。SPWM發(fā)生事理針對(duì)靜止抵償器的電路結(jié)構(gòu),要求SPWM發(fā)生器可以發(fā)出三相六路PWM脈沖旌旗燈號(hào),脈沖寬度應(yīng)按照微措置器輸出的調(diào)制深度來調(diào)節(jié)。SPWM脈沖發(fā)生體例采用三角載波與正弦調(diào)制波斗勁的傳統(tǒng)體例,可是三角載波、正弦調(diào)制波和斗勁邏輯等均采用基于FPGA的數(shù)字化體例來實(shí)現(xiàn)。該SPWM發(fā)生器的內(nèi)部邏輯結(jié)構(gòu)?？偩€接口邏輯單元首先級(jí)受來自微措置器的調(diào)制深度旌旗燈號(hào)并鎖存,正弦調(diào)制波發(fā)生電路在同步旌旗燈號(hào)浸染下年夜正弦函數(shù)表篡奪尺度正弦旌旗燈號(hào)幅值,與調(diào)制深度相乘,得出正弦調(diào)制旌旗燈號(hào)幅值。三角載波發(fā)生電路在同步旌旗燈號(hào)浸染下,經(jīng)由過程可逆計(jì)數(shù)器,

5、發(fā)出三角載波幅值。正弦調(diào)制波幅值與三角載波幅值進(jìn)行斗勁,就可以發(fā)生出SPWM脈沖旌旗燈號(hào)。邏輯設(shè)計(jì)SPWM脈沖發(fā)生器由微措置器總線接口電路、三角載波發(fā)生電路、正弦調(diào)制波發(fā)生電路、正弦函數(shù)表和斗勁節(jié)制電路等邏輯功能模塊組成?？偩€接口單元總線接口電路如圖2所示的微措置孀居口電路部門。其中D0～D7為數(shù)據(jù)總線,芯片選擇旌旗燈號(hào)為CS,寫旌旗燈號(hào)為WR,總線地址選擇旌旗燈號(hào)為A0～A2。微措置孀居口電路首要用于FPGA芯片領(lǐng)受來自微措置器的調(diào)制深度旌旗燈號(hào)。三角載波發(fā)生器操作可逆計(jì)數(shù)器對(duì)系統(tǒng)時(shí)鐘進(jìn)行計(jì)數(shù)。計(jì)數(shù)器先執(zhí)行加法,年夜0計(jì)數(shù)到255,再執(zhí)行減法計(jì)數(shù)年夜255

6、到0,年夜而實(shí)現(xiàn)三角載波。三角載波的峰峰值為255。正弦調(diào)制波發(fā)生器FPGA芯片只能綜合一些簡(jiǎn)單的加、減、乘、除等算術(shù)邏輯,要其實(shí)現(xiàn)正弦函數(shù)的計(jì)較很是不經(jīng)濟(jì),正弦調(diào)制波的發(fā)生經(jīng)由過程查正弦函數(shù)表來完成。在FPGA芯片內(nèi)部斥地一塊ROM區(qū)域,將離散時(shí)刻正弦波幅值存入其中。在需要時(shí),按攝影位與地址一一對(duì)應(yīng)的關(guān)系年夜表中依次讀出即可。因?yàn)镕PGA芯片的硬件資閱暌剮限,若何有用的操作資本成為很是關(guān)頭的一點(diǎn)?？紤]到正弦的周期性與對(duì)稱性,是以在ROM表中只需存正弦函數(shù)frac{}{2}周期的波形數(shù)據(jù)即可。在本設(shè)計(jì)中,一個(gè)正弦波周期內(nèi)共采樣2048個(gè)點(diǎn),相位分辯率為0.

7、176,而現(xiàn)實(shí)在ROM表中只需存512個(gè)采樣點(diǎn),這樣年夜年夜削減了芯片硬件資本的耗損。正弦調(diào)制波幅值的調(diào)節(jié)PWM脈沖發(fā)生器必需按照正弦調(diào)制波幅值的巨細(xì)來調(diào)整PWM脈沖的寬度。在本設(shè)計(jì)中,因?yàn)槿禽d波峰值固定,正弦調(diào)制波幅值僅由調(diào)制深度抉擇。FPGA芯片經(jīng)由過程總線接口年夜微措置寡領(lǐng)受到調(diào)制深度旌旗燈號(hào),再操作乘法器對(duì)年夜正弦函數(shù)表中掏出的正弦幅值進(jìn)行調(diào)制深度加權(quán)調(diào)整。設(shè)調(diào)制深度為,當(dāng)前時(shí)刻正弦幅值為Sin_Data,操作下式得出正弦調(diào)制波幅值Data為：Data＝（＊Sin_Data）/255取值規(guī)模［0～1］本設(shè)計(jì)采用雙極性調(diào)制體例,而三角載波的取值規(guī)模為

8、0～255,其中位線值為127,故現(xiàn)實(shí)發(fā)生的正弦調(diào)制