電阻選型:厚膜、薄膜電阻特性優(yōu)缺點(diǎn)比較.doc

電阻選型:厚膜、薄膜電阻特性優(yōu)缺點(diǎn)比較.doc

ID:51179782

大?。?50.15 KB

頁數(shù):4頁

時(shí)間:2020-03-09

電阻選型:厚膜、薄膜電阻特性優(yōu)缺點(diǎn)比較.doc_第1頁
電阻選型:厚膜、薄膜電阻特性優(yōu)缺點(diǎn)比較.doc_第2頁
電阻選型:厚膜、薄膜電阻特性優(yōu)缺點(diǎn)比較.doc_第3頁
電阻選型:厚膜、薄膜電阻特性優(yōu)缺點(diǎn)比較.doc_第4頁
資源描述:

《電阻選型:厚膜、薄膜電阻特性優(yōu)缺點(diǎn)比較.doc》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在教育資源-天天文庫

1、薄膜電容器新晨陽厚膜電容電容的特性電阻選型:厚膜、薄膜電阻特性優(yōu)缺點(diǎn)比較薄膜電阻由陶瓷基片上厚度為50?至250?的金屬沉積層組成(采用真空或?yàn)R射工藝)。薄膜電阻單位面積阻值高于線繞電阻或BulkMetal?金屬箔電阻,而且更為便宜。在需要高阻值而精度要求為中等水平時(shí),薄膜電阻更為經(jīng)濟(jì)并節(jié)省空間。它們具有最佳溫度敏感沉積層厚度,但最佳薄膜厚度產(chǎn)生的電阻值嚴(yán)重限制了可能的電阻值范圍。因此,采用各種沉積層厚度可以實(shí)現(xiàn)不同的電阻值范圍。薄膜電阻的穩(wěn)定性受溫度上升的影響。薄膜電阻穩(wěn)定性的老化過程因?qū)崿F(xiàn)不同電阻值所需的薄膜厚度而不同,因此在整個(gè)電阻范圍內(nèi)是可變的。這種化學(xué)/機(jī)械老化還包括電阻合金

2、的高溫氧化。此外,改變最佳薄膜厚度還會(huì)嚴(yán)重影響TCR。由于較薄的沉積層更容易氧化,因此高阻值薄膜電阻退化率非常高。  由于金屬量少,薄膜電阻在潮濕的條件下極易自蝕。浸入封裝過程中,水蒸汽會(huì)帶入雜質(zhì),產(chǎn)生的化學(xué)腐蝕會(huì)在低壓直流應(yīng)用幾小時(shí)內(nèi)造成薄膜電阻開路。改變最佳薄膜薄膜電容器新晨陽厚膜電容電容的特性厚度會(huì)嚴(yán)重影響TCR。由于較薄的沉積層更容易氧化,因此高阻值薄膜電阻退化率非常高。如前所述,受尺寸、體積和重量的影響,線繞電阻不可能采用晶片型。盡管精度低于線繞電阻,但由于具有更高的電阻密度(高阻值/小尺寸)且成本更低,厚膜電阻得到廣泛使用。與薄膜電阻和金屬箔電阻一樣,厚膜電阻頻響速度快,但

3、在目前使用的電阻技術(shù)中,其噪聲最高。雖然精度低于其他技術(shù),但我們之所以在此討論厚膜電阻技術(shù),是由于其廣泛應(yīng)用于幾乎每一種電路,包括高精密電路中精度要求不高的部分?! 『衲る娮枰揽坎AЩw中粒子間的接觸形成電阻。這些觸點(diǎn)構(gòu)成完整電阻,但工作中的熱應(yīng)變會(huì)中斷接觸。由于大部分情況下并聯(lián),厚膜電阻不會(huì)開路,但阻值會(huì)隨著時(shí)間和溫度持續(xù)增加。因此,與其他電阻技術(shù)相比,厚膜電阻穩(wěn)定性差(時(shí)間、溫度和功率)?! ∮捎诮Y(jié)構(gòu)中成串的電荷運(yùn)動(dòng),粒狀結(jié)構(gòu)還會(huì)使厚膜電阻產(chǎn)生很高的噪聲。給定尺寸下,電阻值越高,金屬成份越少,噪聲越高,穩(wěn)定性越差。厚膜電阻結(jié)構(gòu)中的玻璃成分在電阻加工過程中形成玻璃相保護(hù)層,因此厚膜電

4、阻的抗?jié)裥愿哂诒∧る娮??! 〗饘俨娮琛 ⒕哂幸阎涂煽靥匦缘奶胤N金屬箔片敷在特殊陶瓷基片上,形成熱機(jī)平衡力對(duì)于電阻成型是十分重要的。然后,采用超精密工藝光刻電阻電路。這種工藝將低、長(zhǎng)期穩(wěn)定性、無感抗、無感應(yīng)、低電容、快速熱穩(wěn)定性和低噪聲等重要特性結(jié)合在一種電阻技術(shù)中。薄膜電容器新晨陽厚膜電容電容的特性  這些功能有助于提高系統(tǒng)穩(wěn)定性和可靠性,精度、穩(wěn)定性和速度之間不必相互妥協(xié)。為獲得精確電阻值,大金屬箔晶片電阻可通過有選擇地消除內(nèi)在“短板”進(jìn)行修整。當(dāng)需要按已知增量加大電阻時(shí),可以切割標(biāo)記的區(qū)域(圖2),逐步少量提高電阻?!   D2  合金特性及其與基片之間的熱機(jī)平衡力形成的標(biāo)準(zhǔn)

5、溫度系數(shù),在0°C至+60°C范圍內(nèi)為±1ppm/°C(Z箔為0.05ppm/°C)(圖3)。薄膜電容器新晨陽厚膜電容電容的特性    圖3  采用平箔時(shí),并聯(lián)電路設(shè)計(jì)可降低阻抗,電阻最大總阻抗為0.08uH。最大電容為0.05pF。1-k?電阻設(shè)置時(shí)間在100MHZ以下小于1ns。上升時(shí)間取決于電阻值,但較高和較低電阻值相對(duì)于中間值僅略有下降。沒有振鈴噪聲對(duì)于高速切換電路是十分重要的,例如信號(hào)轉(zhuǎn)換。

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無此問題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。