處理器總線時序和系統(tǒng)總線ppt課件.ppt

《處理器總線時序和系統(tǒng)總線ppt課件.ppt》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、第五章處理器總線時序和系統(tǒng)總線第5章：微處理器外部特性教學(xué)重點及教學(xué)要求最小組態(tài)下的基本引腳最小組態(tài)下的總線時序最小組態(tài)下的總線形成第5章：5.1處理器總線外部特性表現(xiàn)在其引腳信號上，學(xué)習(xí)時請?zhí)貏e關(guān)注以下幾個方面：指引腳信號的定義、作用；通常采用英文單詞或其縮寫表示信號從芯片向外輸出，還是從外部輸入芯片，或者是雙向的起作用的邏輯電平高、低電平有效上升、下降邊沿有效輸出正常的低電平、高電平外，還可以輸出高阻的第三態(tài)⑶有效電平⑷三態(tài)能力⑵信號的流向⑴引腳的功能第5章：5.1.18088的兩種組態(tài)當(dāng)8088CPU與

2、存儲器和外設(shè)構(gòu)成一個計算機(jī)的硬件系統(tǒng)時，根據(jù)所連的存儲器和外設(shè)的規(guī)模，8088可以有兩種不同的組態(tài)。兩種組態(tài)構(gòu)成兩種不同規(guī)模的應(yīng)用系統(tǒng)最小組態(tài)模式構(gòu)成小規(guī)模的應(yīng)用系統(tǒng)8088本身提供所有的系統(tǒng)總線信號最大組態(tài)模式構(gòu)成較大規(guī)模的應(yīng)用系統(tǒng)，例如可以接入數(shù)值協(xié)處理器80878088和總線控制器8288共同形成系統(tǒng)總線信號兩種組態(tài)利用MN/MX*引腳區(qū)別MN/MX*接高電平為最小組態(tài)模式MN/MX*接低電平為最大組態(tài)模式兩種組態(tài)下的內(nèi)部操作并沒有區(qū)別IBMPC/XT采用最大組態(tài)本書以最小組態(tài)展開基本原理通常在信號名稱

3、加上劃線（如：MX）或星號（如：MX*）表示低電平有效第5章：8088的引腳圖（P165.圖5-3)12345678910111213141516171819204039383736353433323130292827262524232221GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6SS0*(HIGH)MN/MX*RD*HOLD(RQ)*/GT0*)HLDA(RQ1

4、*/GT1*)WR*(LOCK*)M/IO(S2*)DT/R*(S1*)DEN(S0)ALEINTATEST*READYRESET8088第5章：5.1.2最小組態(tài)的引腳信號分類學(xué)習(xí)這40個引腳（總線）信號數(shù)據(jù)和地址引腳讀寫控制引腳中斷請求和響應(yīng)引腳總線請求和響應(yīng)引腳其它引腳第5章：1.數(shù)據(jù)和地址引腳AD7~AD0（Address/Data）(9~16)P165地址/數(shù)據(jù)分時復(fù)用引腳，雙向、三態(tài)作為復(fù)用引腳，在總線周期的T1狀態(tài)用來輸出要訪問的存儲器或I/O端口的低8位地址A7~A0。T2~T3狀態(tài)，對讀周期

5、而言，處于浮空狀態(tài)；對寫周期，則是傳輸數(shù)據(jù)的低8位D7~D0。在CPU響應(yīng)中斷，以及系統(tǒng)總線保持響應(yīng)時，都浮空處于高阻狀態(tài)。第5章：1.數(shù)據(jù)和地址引腳（續(xù)1）A15~A8（Address）(39、2~8)P165中間8位地址引腳，輸出、三態(tài)這些引腳在訪問存儲器或外設(shè)時，提供全部20位地址中的中間8位地址A15~A8第5章：1.數(shù)據(jù)和地址引腳（續(xù)2）A19/S6~A16/S3（Address/Status）(35~38)P165地址/狀態(tài)分時復(fù)用引腳，輸出、三態(tài)在總線周期的T1狀態(tài)輸出高4位地址A19~A16由

6、于8086/8088對I/0端口的尋址僅用低16位地址線，故A19~A16作為地址總線使用時只能對存儲器尋址其他時間輸出狀態(tài)信號S6~S3，作用為：S6：始終為低電平S5：輸出，指明標(biāo)志寄存器中中斷允許標(biāo)志I的當(dāng)前狀態(tài)S4、S3：編碼，指明當(dāng)前正在使用的段寄存器（P165.表5-4）第5章：2.讀寫控制引腳ALE（AddressLatchEnable）(25)P162地址鎖存允許，輸出、高電平有效，是微處理器提供給地址鎖存器8282/8283的控制信號在總線周期的T1狀態(tài)ALE引腳高電平有效，表示當(dāng)前在地址/

7、數(shù)據(jù)復(fù)用總線上輸出的是地址信息，即AD7~AD0和A19/S6~A16/S3正在傳送地址信息，地址鎖存器把ALE作為鎖存信號，對地址進(jìn)行鎖存。由于地址信息在這些復(fù)用引腳上出現(xiàn)的時間很短暫，所以系統(tǒng)可以利用ALE引腳將地址鎖存起來注意：ALE不能浮空第5章：2.讀寫控制引腳（續(xù)1）IO/M*（InputandOutput/Memory）(28)P162I/O或存儲器訪問，輸出、三態(tài)該引腳輸出高電平時，表示CPU將訪問I/O端口，這時地址總線A15~A0提供16位I/O口地址該引腳輸出低電平時，表示CPU將訪問存

8、儲器，這時地址總線A19~A0提供20位存儲器地址DMA方式：浮空成高阻狀態(tài)第5章：2.讀寫控制引腳（續(xù)2）WR*（Write）(29)P162寫控制，輸出、三態(tài)、低電平有效T2、T3、TW期間有效時，表示CPU正在寫出數(shù)據(jù)給存儲器或I/O端口RD*（Read）(32)P165讀控制，輸出、三態(tài)、低電平有效T2、T3、TW期間有效時，表示CPU正在從存儲器或I/O端口讀入數(shù)據(jù)DMA方式：浮空第5章：