基于fpga的多路數(shù)據(jù)采集系統(tǒng)的設(shè)計---楊海鑫

《基于fpga的多路數(shù)據(jù)采集系統(tǒng)的設(shè)計---楊海鑫》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、湖南文理學(xué)院課程設(shè)計報告課程名稱：通信系統(tǒng)課程設(shè)計專業(yè)班級：通信120101班學(xué)號（19號）學(xué)生姓名：楊海鑫指導(dǎo)教師：戴正科完成時間：2015年6月26日報告成績：評閱意見：評閱教師日期2015.6.2921目錄一、設(shè)計要求3二、設(shè)計作用與目的3三、所用設(shè)備及軟件3四、系統(tǒng)設(shè)計方案41.系統(tǒng)總體設(shè)計42.工作原理5五、系統(tǒng)硬件設(shè)計71.A/D轉(zhuǎn)換模塊72.數(shù)據(jù)存儲模塊93.D/A轉(zhuǎn)換模塊94.FPGA控制模塊10六、系統(tǒng)軟件設(shè)計101.主程序流程設(shè)計102.子程序設(shè)計113.FPGA的編程13七、實驗調(diào)試結(jié)果13八、設(shè)計中的問題及解決方法15九、設(shè)計心得15十、參考文獻16十一、附錄1

2、81.程序總體結(jié)構(gòu)原理圖181.TLC5510采樣控制182.程序清單181.狀態(tài)機實現(xiàn)TLC5510采樣控制程序182.行為描述方式實現(xiàn)TLC5510采樣控制程序2021基于FPGA的多路數(shù)據(jù)采集系統(tǒng)的設(shè)計一、設(shè)計要求數(shù)據(jù)采集電路是測試系統(tǒng)中的重要組成部分，其主要包括模擬電路部分和數(shù)字電路部分兩個部分。其中的模擬部分主要是將前端的傳感器所提供的電參量信號進行轉(zhuǎn)換、放大、濾波、調(diào)零等處理，使之成為適合AD或者顯示記錄儀器所需要的電壓信號。數(shù)字部分主要是根據(jù)不同的需要按照不同的采樣策略來對AD轉(zhuǎn)換器進行控制，實現(xiàn)對模擬信號的采樣和量化。同時數(shù)字部分的電路還要將所采集的數(shù)據(jù)進行處理、存儲和

3、向上位機傳輸，以便進行更進一步的數(shù)據(jù)分析。二、設(shè)計作用與目的介紹了一種基于FPGA的多路數(shù)據(jù)采集系統(tǒng)的設(shè)計方案，描述了系統(tǒng)的主要組成及FPGA的實現(xiàn)方法，并用VHDL語言設(shè)計的狀態(tài)機在QuanusⅡ發(fā)軟件中進行真。該系統(tǒng)在通用數(shù)據(jù)采集系統(tǒng)的基礎(chǔ)上，增加數(shù)據(jù)編碼模塊，將多路數(shù)據(jù)組合為一路進行存儲；采用批處理數(shù)據(jù)方式，減少數(shù)據(jù)編碼次數(shù)，加快數(shù)據(jù)處理速度。三、所用設(shè)備及軟件嵌入式處理器、FPGA軟件、有QuanusⅡ仿真軟件的計算機。21一、系統(tǒng)設(shè)計方案本次設(shè)計有2個方案可供選擇。方案一是采用ATmega16單片機設(shè)計。用ATmega16單片機控制的多路數(shù)據(jù)采集系統(tǒng)的設(shè)計方案。單片機將現(xiàn)場采

4、集的多路模擬信號轉(zhuǎn)換為數(shù)字量,通過LCD12864將其在現(xiàn)場顯示,通過AT24C64將數(shù)據(jù)進行存儲,現(xiàn)場采集的信號還可以通過485總線傳輸至上位機。方案二是采用嵌入式處理器，并通過FPGA軟件進行仿真，將外界干擾信號濾波之后輸入到A/D轉(zhuǎn)換芯片TLC5510中。本次設(shè)計采用方案二。原因在于方案一的單片機結(jié)構(gòu)復(fù)雜，教科書中并未提及，而方案二中只需要仿真，所需芯片可以在教科書中找到。1.系統(tǒng)總體設(shè)計系統(tǒng)的總體結(jié)構(gòu)如圖4.1所示。在符合奈奎斯特采樣定理的條件下，外界的模擬信號頻率要小于采樣模塊采樣頻率的1/2。如果還有高頻分量的話，可以讓外界的模擬信號經(jīng)過一個低通濾波器濾除高頻分量后輸入到A

5、/D轉(zhuǎn)換芯片TLC5510中。經(jīng)過A/D轉(zhuǎn)換器后不僅時間離散化了，而且幅度也離散化，即x(n)。由FPGA中的采樣控制器控制TLC5510的采樣，將采集到的信號鎖存在FPGA的內(nèi)部存儲器RAM中，然后控制RAM中的數(shù)據(jù)輸出到D/A轉(zhuǎn)換器，D/A轉(zhuǎn)換器每隔一個時鐘取出一次y(n)，隨之在D/A轉(zhuǎn)換器的保持電路中將數(shù)字信號轉(zhuǎn)換為模擬信號，這些信號在時間點上的幅度應(yīng)等于序列y(n)中相應(yīng)數(shù)碼所代表的數(shù)值大小。若最后輸出的信號具有不符合條件的高頻分量，則還要通過一個模擬濾波器，濾除不需要的高頻分量，平滑成所需的模擬輸出信號y(t)，以完成信號的采集。根據(jù)FPGA在系統(tǒng)中的功能，可將其模塊分為A

6、/D采樣控制模塊、數(shù)據(jù)存儲模塊和D/A控制模塊。21圖4.1數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)圖1.工作原理可編程邏輯陣列器件是可以由用戶進行編程以實現(xiàn)所需邏輯功能的數(shù)字集成電路，利用其內(nèi)部的邏輯結(jié)構(gòu)實現(xiàn)任何布爾表達式、寄存器函數(shù)。和一般的ASIC電路相比，可編程邏輯陣列器件具有設(shè)計周期短，修改方便的優(yōu)點。根據(jù)編程方式FPGA器件基本可分為三種：基于反熔絲編程的FPGA、基于SRAM編程的FPGA、基于閃存編程的FPGA?；贏D9446采集芯片反熔絲編程的FPGA具有體積小、集成度高和高速度的特點，還具有加密、防拷貝、抗干擾以及不需外接只讀存儲器的特點，但只能一次編程，比較適合于定型產(chǎn)品。后兩種FPG

7、A屬于可重復(fù)編程型FPGA，SRAM型FPGA的突出優(yōu)點是可反復(fù)編程，甚至能在系統(tǒng)運行中改變配置數(shù)據(jù)實現(xiàn)系統(tǒng)功能的動態(tài)重構(gòu)。FlashMemory型FPGA具有非易失性和重復(fù)編程的雙重優(yōu)點，但不能動態(tài)重構(gòu)，功耗也較SRAM型FPGA高。從邏輯塊的構(gòu)造分類，F(xiàn)PGA的結(jié)構(gòu)有三種：查找表型、多路開關(guān)型和多級與或門型。Xilinx公司FPGA的邏輯塊構(gòu)造有查找表型和多路開關(guān)型，其中具有代表性的查找表結(jié)構(gòu)是Xilinx公司的XC系列FPGA，它的可編程