基于fpga的多路數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

《基于fpga的多路數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。

1、評閱意見：鯽魚課：草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草專此班級：通信120101班學(xué)號門9號j學(xué)生名：楊海鑫指導(dǎo)教師t戴正科完成肘問t2015年6月26g板告成績：目錄一、設(shè)計(jì)要求2二、沒計(jì)作用與目的3三、所用設(shè)備及軟件3系統(tǒng)設(shè)計(jì)方案3評閱意見：鯽魚課：草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草專此班級：通信120101班學(xué)號門9號j學(xué)生名：楊海鑫指導(dǎo)教師t戴正科完成肘問t2015年6月26g板告成績：目錄一、設(shè)計(jì)要求2二、沒計(jì)作用與目的3三、所用設(shè)備及軟件3系統(tǒng)設(shè)計(jì)方案31.系統(tǒng)總體設(shè)計(jì)32.工作原理4

2、五、系統(tǒng)硬件設(shè)計(jì)61.A/D轉(zhuǎn)挽模塊62.數(shù)據(jù)存儲模塊83.D/A轉(zhuǎn)換模塊84.FPGA控制模塊9六、系統(tǒng)軟件設(shè)計(jì)91.主程序流程設(shè)計(jì)92.子程序設(shè)計(jì)1()3.FPGA的編程11七、實(shí)驗(yàn)調(diào)試結(jié)果12八、設(shè)計(jì)中的問題及解決方法14九、設(shè)計(jì)心得14十、參考文獻(xiàn)15十-附錄161.程序總體結(jié)構(gòu)原理圖161.TLC5510采樣控制162.程序清單171.狀態(tài)機(jī)實(shí)現(xiàn)TLC5510采樣控制程序172.行為描述方式實(shí)現(xiàn)TLC5510采樣控制程序18基于FPGA的多路數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)設(shè)計(jì)要求數(shù)據(jù)采集電路是測試系統(tǒng)中的重要組成

3、部分，其主要包括模擬電路部分和數(shù)字電路部分兩個部分。其中的模擬部分主要是將前端的傳感器所提供的電參量信號進(jìn)行轉(zhuǎn)換、放人、濾波、調(diào)零等處理，使之成為適合AD或者顯示記錄儀器所需要的電壓信號。數(shù)字部分主要是根據(jù)不同的需要按照不同的采樣策略來對AD轉(zhuǎn)換器進(jìn)行控制，實(shí)現(xiàn)對模擬信號的采樣和量化。同時數(shù)字部分的電路還要將所采集的數(shù)據(jù)進(jìn)行處理、存儲和向上位機(jī)傳輸，以便進(jìn)行更進(jìn)一步的數(shù)據(jù)分析。設(shè)計(jì)作用與目的介紹丫一種基于FPGA的多路數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案，描述了系統(tǒng)的主要組成及FPGA的實(shí)現(xiàn)方法，并用VHDL語言設(shè)計(jì)的狀態(tài)機(jī)

4、在QuanusII發(fā)軟件中進(jìn)行真。該系統(tǒng)在通用數(shù)據(jù)采集系統(tǒng)的基礎(chǔ)上，增加數(shù)據(jù)編碼模塊，將多路數(shù)據(jù)組合為一路進(jìn)行存儲；采用批處理數(shù)據(jù)方式，減少數(shù)據(jù)編碼次數(shù)，加快數(shù)據(jù)處理速度。所用設(shè)備及軟件嵌入式處理器、FPGA軟件、有QuanusII仿真軟件的計(jì)算機(jī)。系統(tǒng)設(shè)計(jì)方案木次設(shè)計(jì)有2個方案可供選擇。方案一是采用ATmegalG單片機(jī)設(shè)計(jì)。用ATmegalG單片機(jī)控制的多路數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案。單片機(jī)將現(xiàn)場采集的多路模擬信號轉(zhuǎn)換為數(shù)字量，通過LCD12864將其在現(xiàn)場顯示，通過AT24C64將數(shù)據(jù)進(jìn)行存儲，現(xiàn)場采集的信號

5、還可以通過485總線傳輸至上位機(jī)。方案二是釆用嵌入式處理器，并通過FPGA軟件進(jìn)行仿真，將外界干擾信號濾波之后輸入到A/D轉(zhuǎn)換芯片TLC5510中。本次設(shè)計(jì)采用方案二。原因在于方案一的單片機(jī)結(jié)構(gòu)復(fù)雜，教科書中并未提及，而方案二屮只需要仿真，所需芯片可以在教科書屮找到。系統(tǒng)總體設(shè)計(jì)系統(tǒng)的總體結(jié)構(gòu)如圖4.1所示。在符合奈奎斯特采樣定理的條件下，外界的模擬信號頻率耍小于采樣模塊采樣頻率的1/2。如果還有高頻分量的話，可以讓外界的模擬信號經(jīng)過一個低通濾波器濾除高頻分量后輸入到A/D轉(zhuǎn)換芯片TLC5510中。經(jīng)過A/D轉(zhuǎn)

6、換器后不僅吋間離散化了，而iL幅度也離散化，即x(n)。由FPGA中的采樣控制器控制TLC5510的采樣，將采集到的信號鎖存在FPGA的內(nèi)部存儲器RAM中，然后控制RAM中的數(shù)據(jù)輸出到D/A轉(zhuǎn)換器，D/A轉(zhuǎn)換器每隔一個時鐘取出一次yCi),隨之在D/A轉(zhuǎn)換器的保持電路屮將數(shù)字信號轉(zhuǎn)換為模擬信號，這麵信號在吋間點(diǎn)上的幅度應(yīng)等于序列y(n)中相砬數(shù)碼所代表的數(shù)值大小。若最后輸出的信號具有不符合條件的高頻分量，則還耍通過一個模擬濾波器，濾除不需要的高頻分量，平滑成所需的模擬輸出信號y(t)，以完成信號的采集。根據(jù)FP

7、GA在系統(tǒng)屮的功能，可將其模塊分為A/D采樣控制模塊、數(shù)據(jù)存儲模塊和D/A控制模塊。數(shù)？x(n)控制信號y(t)模擬信號輸出y(t)換AD/轉(zhuǎn)器控制信號FPGA閃部FIFO換擬佑3輸入x(t)圖4.1數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)圖工作原理可編程邏輯陣列器件是可以由用戶進(jìn)行編程以實(shí)現(xiàn)所需邏輯功能的數(shù)字集成電路，利用其內(nèi)部的邏輯結(jié)構(gòu)實(shí)現(xiàn)任何布爾表達(dá)式、寄存器函數(shù)。和一般的ASIC電路相比，可編程邏輯陣列器件具有設(shè)計(jì)周期短，修改方便的優(yōu)點(diǎn)。根據(jù)編程方式FPGA器件基本可分為三種：基于反熔絲編程的FPGA、基于SRAM編程的FPG

8、A、基于閃存編程的FPGA?；贏D9446采集芯片反熔絲編程的FPGA具有體積小、集成度高和高速度的特點(diǎn)，還具有加密、防拷貝、抗干擾以及不需外接只讀存儲器的特點(diǎn)，但只能一次編程，比較適合于定型產(chǎn)品。后兩種FPGA屬于可重復(fù)編程型FPGA,SRAM型FPGA的突出優(yōu)點(diǎn)是可反復(fù)編程，甚至能在系統(tǒng)運(yùn)行中改變配置數(shù)據(jù)實(shí)現(xiàn)系統(tǒng)功能的動態(tài)S構(gòu)。FlashMemory型FPGA具有非易失性和重復(fù)編