資源描述:
《數(shù)字邏輯電路.doc》由會員上傳分享,免費在線閱讀,更多相關內容在教育資源-天天文庫。
1、2006-2007第二學期數(shù)字邏輯電路課程設計(6.20~6.26)一、課程目的要求:數(shù)字邏輯電路課程設計是計算機科學與技術專業(yè)的基礎實驗課程,屬于專業(yè)基礎課,為期一周,作為數(shù)字邏輯電路理論課程的后續(xù)課程,是理論教學的深化和補充,同時又具有較強的實踐性,通過本課程設計教學所要達到的目的是:培養(yǎng)學生理論聯(lián)系實際的設計思想,訓練學生綜合運用數(shù)字電路課程的理論知識的能力,訓練學生應用EDA工具EWB(Mulitsim)、XilinxISE8.1.3進行實際數(shù)字系統(tǒng)設計與驗證工作的能力,同時訓練學生進行芯片編程和硬件試驗的能力。二、課程主要內
2、容:本課程設計的主要內容是:由學生采用EWB、ISE8.1等工具獨立應該完成一個及一個以上設計題目的設計、仿真與測試。設計出一些簡單的綜合型系統(tǒng),同時在條件許可的情況下,可開設部分研究型設計題目,其目的是利用先進的EDA軟件開發(fā)環(huán)境進行電路仿真,結合具體的題目,采用軟、硬件結合的方式,進行復雜的數(shù)字電子系統(tǒng)設計。課題1、十進制算術運算器(簡單ALU)兩位十進制數(shù)加法、兩位十進制數(shù)加法、二位十進制乘法。減法:整體無進位(因為減法是變?yōu)檠a碼的加法)的結果是負數(shù)位間無進位的要進行減6(實際為加上6的補碼)修正.(要有控制端)課題2、交通控制
3、器兩個方向三色燈(紅綠黃),行人路燈。定時轉換,設置時間、強制轉換1.東西方向為主干道,南北方向為副干道;2.主干道通行40秒后,若副干道無車,仍主干道通行,否則轉換;3.換向時要有4秒的黃燈期;4.南北通行時間為20秒,到時間則轉換,若未到時,但是南北方向已經(jīng)無車,也要轉換。5.附加:用數(shù)碼管顯示計時。課題3、數(shù)字頻率計針對序列窄脈沖的頻率(周期)的檢測(TTL標準)3位十進制數(shù)頻率計,測量范圍1MHZ。顯示溢出量程課題4、智力競賽搶答電路可有六個競賽小組進行搶答,用LED顯示搶答的組號,搶答成功后的倒計時,聲音和清零。課題5、密碼
4、鎖的設計與實現(xiàn)包括密碼設置、輸入、檢驗、開鎖、關鎖、報警、顯示。課題6、多進制轉換(十、八、十六)幾種常用進制之間的轉換,并要求用LED輸出。課題7、洗衣機等家電設備的智能化控制定時、設備編碼、控制、狀態(tài)顯示。課題8、出租車里程計價表能實現(xiàn)計費功能。計費標準自定(并能夠預置)同時能夠LED顯示。課題9、序列信號檢測器當連續(xù)的脈沖序列與預先設定的碼一致時,顯示某種標志。課題11、數(shù)字鐘的設計6個LED顯示,校時、校分,設置鬧鐘等。課題12、電子秒表計時精度0.01秒、6位LED顯示、計數(shù)器最多1小時、設置復位與啟動停止開關。課題13、自
5、動售貨機控制系統(tǒng)的設計設計一個自動售貨機,它能夠對貨物信息的存取、硬幣處理、余額計算和顯示等功能。課題14、電梯控制器的設計設計一個6層樓的電梯控制器,考慮采用某種優(yōu)先策略。課題15、其他(自選課題)三、教學方式:1、設計課題學生自行選擇,4個人一組。2、課題無標準答案,望大家開動腦筋,發(fā)揮自己的主觀能動性,不局限于題目的要求,考核成績根據(jù)實做情況定成績。3、采用EWB軟件作為電路仿真工具,輸入方式與顯示結果均使用EWB中的部件實現(xiàn)。4、對設計完成較好的同學,可考慮采用CPLD軟件來實現(xiàn)設計。四、主要教學參考書:《電子技術基礎實驗與課
6、程設計》高吉祥主編電子工業(yè)出版社2002《數(shù)字電路與邏輯設計》(第3版),王疏銀編,高教出版社2001《數(shù)字電子技術基礎》第四版,閻石編,高教出版社2000《電子技術基礎數(shù)字部分》第4版,康華光編,高教出版社2000《CPLD技術及其應用》,宋萬杰編,西安電子科技大學出版社2002五、考核方式及要求:課程設計報告包括電子版和紙質版優(yōu):報告撰寫好、有設計原理、仿真波形或結果分析、硬件驗證效果好、課題完成1個及以上。良:報告撰寫較好、有設計原理、仿真波形或結果分析、硬件驗證效果較好、課題完成1個。中:報告撰寫一般、有設計原理、仿真波形或結
7、果分析、硬件驗證功能基本實現(xiàn)、課題完成1個。及格:報告撰寫較差、有部分設計原理、仿真波形及結果分析、硬件驗證功能基本實現(xiàn)、課題完成1個。不及格:報告撰寫很差、沒有設計原理、仿真波形或結果分析、硬件驗證功能基本沒有實現(xiàn)、課題完成1個及以下。課程設計報告課題:八位二進制并行加法器的實現(xiàn)成員:邵南南、凌華娟報告制作人:邵南南南京師范大學中北學院信息系計算機科學與技術專業(yè)05(19)班2007年7月一、課程設計內容及要求本次課程設計要求設計并實現(xiàn)一個由兩個四位二進制并行加法器級聯(lián)構成的八位二進制并行加法器,編程語言:VHDL二、系統(tǒng)總體設計(
8、框圖)開始輸入兩個八位二進制數(shù)實行帶進位二進制加法運算有低位進位無低位進位低四位相加并將進位加入高四位中,再將高四位相加,并顯示高位進位低四位直接相加,高四位直接相加,并顯示高位進位顯示運算結果結束設計兩個四位二進制并行