數(shù)字邏輯電路實(shí)驗(yàn).doc

《數(shù)字邏輯電路實(shí)驗(yàn).doc》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、1.1數(shù)電實(shí)驗(yàn)儀器的使用及門電路邏輯功能的測(cè)試1.1.1實(shí)驗(yàn)?zāi)康模?）掌握數(shù)字電路實(shí)驗(yàn)儀器的使用方法。（2）掌握門電路邏輯功能的測(cè)試方法。1.1.2實(shí)驗(yàn)設(shè)備雙蹤示波器一臺(tái)數(shù)字電路實(shí)驗(yàn)箱一臺(tái)萬用表一塊集成芯片：74LS00、74LS201.1.3實(shí)驗(yàn)原理圖1.1是TTL系列74LS00（四2輸入端與非門）的引腳排列圖。其邏輯表達(dá)式為：VCC4B4Y4A3B3Y3A14131211109812345671A1B2A1Y2BGND2YVCC2D2C2B2Y2A14131211109812345671A1B1C1DGND1Y圖1.174

2、LS00引腳排列圖圖1.274LS20引腳排列圖圖1.2是TTL系列74LS20（雙4輸入端與非門）的引腳排列圖。其邏輯表達(dá)式為：與非門的輸入中任一個(gè)為低電平“0”時(shí)，輸出便為高電平“1”。只有當(dāng)所有輸入都為高電平“1”時(shí)，輸出才為低電平“0”。對(duì)于TTL邏輯電路，輸入端如果懸空可看作邏輯“1”，但為防止干擾信號(hào)引入，一般不懸空。對(duì)于MOS邏輯電路，輸入端絕對(duì)不允許懸空，因?yàn)镸OS電路輸入阻抗很高，受外界電磁場(chǎng)干擾的影響大，懸空會(huì)破壞正常的邏輯功能，因此使用時(shí)一定要注意。一般把多余的輸入端接高電平或者和一個(gè)有用輸入端連在一起。1

3、.1.4實(shí)驗(yàn)內(nèi)容及步驟（1）測(cè)量邏輯開關(guān)及電平指示功能用導(dǎo)線把一個(gè)數(shù)據(jù)開關(guān)的輸出端與一個(gè)電平指示的輸入端相連接，將數(shù)據(jù)開關(guān)置“0”位，電平指示燈應(yīng)該不亮。將數(shù)據(jù)開關(guān)置“1”位，電平指示燈應(yīng)該亮。以此類推，檢測(cè)所有的數(shù)據(jù)開關(guān)及電平指示功能是否正常。（2）檢測(cè)脈沖信號(hào)源給示波器輸入脈沖信號(hào)，調(diào)節(jié)頻率旋鈕，可觀察到脈沖信號(hào)的波形。改變脈沖信號(hào)的頻率，示波器上的波形也應(yīng)隨之發(fā)生變化。（3）檢測(cè)譯碼顯示器用導(dǎo)線將四個(gè)數(shù)據(jù)開關(guān)分別與一位譯碼顯示器的四個(gè)輸入端相連接，按8421碼進(jìn)位規(guī)律撥動(dòng)數(shù)據(jù)開關(guān)，可觀察到譯碼顯示器上顯示0～9十個(gè)數(shù)字。（

4、4）與非門邏輯功能測(cè)試①邏輯功能測(cè)試將芯片74LS20中一個(gè)4輸入與非門的四個(gè)輸入端A、B、C、D分別與四個(gè)數(shù)據(jù)開關(guān)相連接，輸出端Y與一個(gè)電平指示相連接。電平指示的燈亮為1，燈不亮為0。根據(jù)表1.1中輸入的不同狀態(tài)組合，分別測(cè)出輸出端的相應(yīng)狀態(tài)，并將結(jié)果填入表中。表1.1ABCDY0000000100100101101011011111表1.2ABY10②與非門對(duì)脈沖信號(hào)的反相傳輸及控制功能的測(cè)試將芯片74LS00中一個(gè)2輸入與非門的A輸入端接頻率為1kHz脈沖信號(hào)，B輸入端接數(shù)據(jù)開關(guān)，輸出端Y接示波器。用雙蹤示波器同時(shí)觀察A輸

5、入端的脈沖波形和輸出端Y的波形，并注意兩者之間的關(guān)系。按表1.2中的不同輸入方式測(cè)試，將結(jié)果填入表中。1.1.5預(yù)習(xí)要求與思考題（1）閱讀實(shí)驗(yàn)原理、內(nèi)容及步驟。（2）了解集成芯片引腳的排列規(guī)律。（3）TTL集成電路使用的電源電壓是多少？（4）TTL與非門輸入端懸空相當(dāng)于輸入什么電平？為什么？（5）如何處理各種門電路的多余輸入端。1.1.6實(shí)驗(yàn)報(bào)告及要求（1）畫出規(guī)范的測(cè)試電路圖及各個(gè)表格。（2）記錄測(cè)試所得數(shù)據(jù)，并對(duì)結(jié)果進(jìn)行分析。（3）簡(jiǎn)述實(shí)驗(yàn)中遇到的問題及解決方法。1.2TTL集電極開路門和三態(tài)門1.2.1實(shí)驗(yàn)?zāi)康模?）了解負(fù)

6、載電阻RL對(duì)集電極開路門工作狀態(tài)的影響。（2）掌握集電極開路門的使用方法。（3）掌握三態(tài)門的邏輯功能及使用方法。1.2.2實(shí)驗(yàn)設(shè)備雙蹤示波器一臺(tái)數(shù)字電路實(shí)驗(yàn)箱一臺(tái)萬用表一塊集成芯片：74LS03、74LS125、74LS04、74LS00、電阻、發(fā)光二極管等。1.2.3實(shí)驗(yàn)原理（1）集電極開路門（OC門）在數(shù)字系統(tǒng)中，有時(shí)需要把兩個(gè)或者兩個(gè)以上門電路的輸出端連接起來，去完成一定的邏輯功能。但普通TTL門電路的輸出端是不允許直接連接的，因?yàn)樗鼈兊妮敵霾糠质峭评诫娐?。Yn＆Y1＆＆vccRL＆YY2…集電極開路門就是將推拉式輸出改

7、為三極管集電極開路輸出的特殊TTL門電路。圖1.3是集成芯片的引腳圖。OC門共用一個(gè)集電極負(fù)載電阻RL和電源VCC，從而可將n個(gè)OC門的輸出端并聯(lián)使用，并使n個(gè)OC門的輸出相與（稱為線與），而完成與或非的邏輯功能，如圖1.4所示，顯然，n個(gè)OC門的輸出端連接在一起，只要其中有一個(gè)OC門的輸出端為“0”，Y就為“0”。只有n個(gè)OC門的輸出均為“1”時(shí)，Y才能為“1”。VCC4B4Y4A3B3Y3A14131211109812345671A1B2A1Y2BGND2Y圖1.374LS03引腳排列圖圖1.4（2）三態(tài)門（TSL門）三態(tài)門

8、也是一種能實(shí)現(xiàn)線與連接的門電路。它除了通常的高電平和低電平兩種輸出狀態(tài)外，還有第三種輸出狀態(tài)—高阻態(tài)。處于高阻態(tài)時(shí)，電路與負(fù)載之間相當(dāng)于開路。＆AABAENYA＆AABAENYA圖1.5三態(tài)門邏輯符號(hào)圖1.6三態(tài)門邏輯符號(hào)圖1.5表示控制端（又稱使能端）EN=1