fpga靜態(tài)時序分析的分析與實現(xiàn)

fpga靜態(tài)時序分析的分析與實現(xiàn)

ID:33386780

大?。?50.31 KB

頁數(shù):60頁

時間:2019-02-25

fpga靜態(tài)時序分析的分析與實現(xiàn)_第1頁
fpga靜態(tài)時序分析的分析與實現(xiàn)_第2頁
fpga靜態(tài)時序分析的分析與實現(xiàn)_第3頁
fpga靜態(tài)時序分析的分析與實現(xiàn)_第4頁
fpga靜態(tài)時序分析的分析與實現(xiàn)_第5頁
資源描述:

《fpga靜態(tài)時序分析的分析與實現(xiàn)》由會員上傳分享,免費在線閱讀,更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、碩士學(xué)位論文FPGA靜態(tài)時序分析的研究與實現(xiàn)THERESEARCHANDIMLEPMENTATIONOFFPGASTATICTIMINGANALYSIS許天一哈爾濱工業(yè)大學(xué)2014年12月國內(nèi)圖書分類號:TP332.1學(xué)校代碼:10213國際圖書分類號:621.38密級:公開工程碩士學(xué)位論文FPGA靜態(tài)時序分析的研究與實現(xiàn)碩士研究生:許天一導(dǎo)師:張乃通教授申請學(xué)位:工程碩士學(xué)科:電子與通信工程所在單位:深圳研究生院答辯日期:2014年12月授予學(xué)位單位:哈爾濱工業(yè)大學(xué)ClassifiedIndex:TP332

2、.1U.D.C:621.38DissertationfortheMaster’sDegreeinEngineeringTHERESEARCHANDIMLEPMENTATIONOFFPGASTATICTIMINGANALYSISCandidate:XuTianyiSupervisor:Prof.ZhangNaitongAcademicDegreeAppliedfor:Master’sDegreeinEngineeringSpecialty:ElectronicandCommunicationEngineerin

3、gAffiliation:ShenzhenGraduateSchoolDateofDefense:December,2014Degree-Conferring-Institution:HarbinInstituteofTechnology哈爾濱工業(yè)大學(xué)工程碩士學(xué)位論文摘要隨著電子信息類產(chǎn)業(yè)成為國民經(jīng)濟的支柱型產(chǎn)業(yè),集成電路(IC)產(chǎn)業(yè)得到大力扶持及發(fā)展。其中,現(xiàn)場可編程邏輯陣列(FPGA)作為一種通用芯片,在通信、航天甚至國防科技領(lǐng)域得到廣泛應(yīng)用。自主研發(fā)FPGA已經(jīng)成為當(dāng)務(wù)之急。FPGA的靜態(tài)時序分析(ST

4、A)的好壞決定著芯片的工作頻率及設(shè)計的可靠性,是FPGA設(shè)計過程中的必要環(huán)節(jié)。本文簡介了FPGA的基本結(jié)構(gòu)及原理,并重點介紹了FPGA軟件設(shè)計的基本流程。并針對靜態(tài)時序分析在FPGA設(shè)計流程中的應(yīng)用位置對其進行了深入研究。本文分析了時序分析的種類及特點,相比于動態(tài)時序分析與統(tǒng)計靜態(tài)時序分析,靜態(tài)時序分析不關(guān)心設(shè)計電路的功能性,不需要輸入激勵來進行測量分析,而且靜態(tài)時序分析具有運行速度快,使軟件占用計算機內(nèi)存少的優(yōu)勢,適合大規(guī)模的電路的時序驗證。靜態(tài)時序分析是目前業(yè)內(nèi)主流的時序分析方法。時序約束作為靜態(tài)時序分析

5、中的必要環(huán)節(jié)提供了用戶約束窗口,用戶可以通過時序約束命令對其設(shè)計電路進行時序上的設(shè)定。本文設(shè)計適用于國微電子有限公司自主研發(fā)的FPGA芯片的時序約束命令,這三類時序約束命令分別是時鐘約束命令,IO約束命令及Exception約束命令。本文同時分析說明了三類約束命令的模型及作用。時序庫的建立直接影響靜態(tài)時序分析的結(jié)果,本文重點分析了時序建模過程。本文的時序建模分為Cell建模過程與互聯(lián)線建模兩部分。Cell建模采用了二分法測量法對時序單元模型進行延遲數(shù)據(jù)的測量,互連線建模采用以互連線種類為劃分、基于傳輸管配置信

6、息的多項式模型,從而建立標(biāo)準(zhǔn)時序單元庫。本文所設(shè)計的靜態(tài)時序分析軟件平臺能夠滿足FPGA設(shè)計的基本要求,可以產(chǎn)生正確的時序分析報告。采用相同測試向量的條件下,與Xilinx的ISE相比較,時序分析報告中的松弛時間(slack)值同在納秒級別,具有一定的實用性及可靠性,并已經(jīng)應(yīng)用于商業(yè)領(lǐng)域。關(guān)鍵字:FPGA;靜態(tài)時序分析;時序約束;時序建模-I-哈爾濱工業(yè)大學(xué)工程碩士學(xué)位論文AbstractAstheelectronicinformationindustrybecomesapillarindustryinnat

7、ionaleconomy,theintegratedcircuit(IC)industryhasbeensupporttedanddeveloppedvigorously.Fieldprogrammablelogicarrays(FPGA),asageneral-purposechip,hasbeenwidelyusedincommunications,aerospaceandevennationaldefensetechnology.ToresearchanddevelopFPGAIndependently

8、isbecomingurgentpriority.FPGA'sstatictiminganalysis(STA),whichdeterminestheoperatingfrequencyandreliabilityofthedesignofthechip,hasbecomeanecessarypartofthedevelopmentprocess.Thebasicprincipleandstruct

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動畫的文件,查看預(yù)覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡(luò)波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。