資源描述：
《高性能微處理器ip核的靜態(tài)時序分析與設(shè)計》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、學(xué)校代碼10530學(xué)號201510121222分類號TN492密級公開碩士學(xué)位論文高性能微處理器IP核的靜態(tài)時序分析與設(shè)計學(xué)位申請人段芬指導(dǎo)教師金湘亮教授學(xué)院名稱物理與光電工程學(xué)院學(xué)科專業(yè)電子科學(xué)與技術(shù)研究方向集成電路設(shè)計二零一八年六月StaticTimingAnalysisandDesignoftheHighPerformanceMicroprocessorIPCoreCandidateFenDuanSupervisorProfessorXiangliangJinCollegeSchoolofPhysicsandOptoelectronicEngineeringProgramIntegra
2、tedCircuitsDesignSpecializationElectronicsScienceandTechnologyDegreeMasterofEngineeringUniversityXiangtanUniversityDateJune,2018湘潭大學(xué)學(xué)位論文原創(chuàng)性聲明本人鄭重聲明：所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨立進行研究所取得的研究成果。除了文中特別加以標(biāo)注引用的內(nèi)容外，本論文不包含任何其他個人或集體已經(jīng)發(fā)表或撰寫的成果作品。對本文的研究做出重要貢獻的個人和集體，均已在文中以明確方式標(biāo)明。本人完全意識到本聲明的法律后果由本人承擔(dān)。作者簽名：日期：年月日學(xué)位論文版權(quán)使用授權(quán)書
3、本學(xué)位論文作者完全了解學(xué)校有關(guān)保留、使用學(xué)位論文的規(guī)定，同意學(xué)校保留并向國家有關(guān)部門或機構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱和借閱。本人授權(quán)湘潭大學(xué)可以將本學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫進行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。涉密論文按學(xué)校規(guī)定處理。作者簽名：日期：年月日導(dǎo)師簽名：日期：年月日摘要隨著集成電路行業(yè)的發(fā)展，逐步提升的設(shè)計復(fù)雜性、穩(wěn)定提高的電路性能、不斷縮小的芯片尺寸與不斷提升的集成度等眾多因素影響，對設(shè)計的電路時序有了更加高的要求。時序分析是集成電路設(shè)計中十分重要的一個方面，它能檢驗設(shè)計在時序上的正確性，決定芯片在指定的頻率下是否能正常工
4、作。因此，它也是芯片是否可以進行流片的重要參考點。為保證芯片在預(yù)期性能要求下能正常工作，時序驗證必須考慮眾多的因素，通常所使用的時序檢驗技術(shù)已經(jīng)無法滿足復(fù)雜性如此高的時序檢驗要求。本文旨在研究適合大型規(guī)模集成電路的靜態(tài)時序分析方法，借以檢查電路設(shè)計在時序方面是否準(zhǔn)確，并保障電路設(shè)計能夠在所要求的工作頻率之下正常工作?；诟咝阅芪⑻幚砥鱅P核的研制，對靜態(tài)時序分析的基本情況進行研究，包括國內(nèi)外的研究現(xiàn)狀，靜態(tài)時序的基本原理等。主要完成以下研究工作：(1)對高性能微處理器IP核內(nèi)的各單元進行時序建模?；贜anotime(NT)對不同的復(fù)雜D觸發(fā)器和多米諾結(jié)構(gòu)進行時序模型提取，采取不同的處理方式
5、，解決了單元拓撲結(jié)構(gòu)識別錯誤的問題。建立了檢查機制來保證建庫的準(zhǔn)確性，并在此基礎(chǔ)上對高性能微處理器IP核進行時序驗證。(2)采用分層處理思想對IP核進行時序驗證。完成了時序環(huán)境搭建和約束設(shè)置，并對含有寄生參數(shù)的門級網(wǎng)表進行時序驗證。對時序違例路徑的特點進行分析，采取相應(yīng)的優(yōu)化方法處理違例路徑，使違例路徑的時序最終達到收斂。(3)對修改前后的門級網(wǎng)表進行形式驗證來檢驗功能的正確性。關(guān)鍵詞：靜態(tài)時序分析；時序建模；建立時間；保持時間IAbstractWiththeincreaseofcircuitdesigncomplexity,integrationandcircuitperformancer
6、equirements,alongwiththedecreaseofchipsize,thedemandforchiptimingisgettinghigherandhigher.Timingconvergenceisoneofthemostdifficultproblems.Timinganalysisisaveryimportantaspectofintegratedcircuitdesign.Itisthemethodthatchecksifthechipworksproperlyatthespecificfrequency.Sothatisalsoanimportantreferen
7、cepointofpre-tapeout.Inordertoensurethatthechipcanworknormallyundertheexpectedperformancerequirements,thetimingverificationmusttakeintoaccountalargenumberoffactors.Thepurposeofthispaperistostudythestatictim
