verilog代碼風格約束

《verilog代碼風格約束》由會員上傳分享，免費在線閱讀，更多相關內容在教育資源-天天文庫。

1、模塊的調用以及代碼風格的約束如何寫verilog代碼通過一段時間的自學后，相信大家都有一定的熟悉程度了，但是這個過程只是限制在對于一個代碼的理解上。而不是對于電路的理解上。寫代碼是一個底層的事情，重要的則是在邏輯分析上面的，有一個思路知道你自己會大概寫出什么樣的東西。信號與信號之間有什么聯(lián)系。Verilog代碼不單單是寫給自己一個人看的，而是寫給自己的一個團隊看的，并且需要共同的維護，共同的去學習。模塊的實例化如何使用自己寫好的模塊進行實例化？如何更好的去利用自己的原來積累的電路知識實例化的過程很重要實例化意味著你的代碼或者系統(tǒng)架構的問題實例化程序結構頂層二層三層三層二層三層三層信號

2、課程的任務實現(xiàn)并口數(shù)據進行串口輸出的一個結構,要求，推鍵輸四個數(shù)據，使用第一個燈進行串行數(shù)據顯示，依次從高位到低位進行顯示。顯示間隔時間一秒，如果推鍵為1011的時候，在第一個燈顯示完后滅掉，同時第二個燈顯示且一直保持，直到推鍵的數(shù)據改變。實現(xiàn)按鍵的任務：第一次按鍵，跑馬燈進行，再按一次按鍵，計數(shù)燈進行，兩者時間為進行時間為1s，（可選項：交替進行的功能在恢復后保持原有狀態(tài)）課程任務提示對于并串互換時下面兩句話是經常用的s_out<=p_in[H];p_in<={p_in[H-1:0],p_in[H]}對于按鍵去抖的時候，則需要進行計數(shù)器的使用，此個實驗的目的是為了讓大家知道怎么去延

3、時，提供一個觸發(fā)位給FPGA.去抖的設計以及檢測上跳沿三種去抖設計思路1：記錄一個按鍵信息，如果出現(xiàn)不同的電位的時候，延時50ms，之后再去檢測，如果還是出現(xiàn)不同電位說明有按鍵按下，如果和原來電位一致說明是抖動的原故。2：把時鐘頻率分頻道0.2s左右后，就會發(fā)現(xiàn)按鍵的抖動可以忽略不計了3：使用兩個寄存器記錄按鍵的信息.reg_1<=key;reg_2<=reg_1;從而可以兩個寄存器進行比較，不相同的時候計數(shù)器計數(shù)，相同的時候計數(shù)器歸零。知道計數(shù)器計數(shù)50ms的時候輸送信號。