資源描述：
《基本邏輯門邏輯試驗報告.doc》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、.基本邏輯門邏輯功能測試及應(yīng)用一、實驗?zāi)康?、掌握基本邏輯門的功能及驗證方法。2、學(xué)習(xí)TTL基本門電路的實際應(yīng)用。3、了解CMOS基本門電路的功能。4、掌握邏輯門多余輸入端的處理方法。二、實驗原理數(shù)字電路中，最基本的邏輯門可歸結(jié)為與門、或門和非門。實際應(yīng)用時，它們可以獨立使用，但用的更多的是經(jīng)過邏輯組合組成的復(fù)合門電路。目前廣泛使用的門電路有TTL門電路和CMOS門電路。1、TTL門電路TTL門電路是數(shù)字集成電路中應(yīng)用最廣泛的，由于其輸入端和輸出端的結(jié)構(gòu)形式都采用了半導(dǎo)體三極管，所以一般稱它為晶體管-晶體管邏輯電路，或稱為TTL電路。這種電路的電源電壓為+5V，高電平典型值為3.6V
2、（≥2.4V合格）；低電平典型值為0.3V（≤0.45合格）。常見的復(fù)合門有與非門、或非門、與或非門和異或門。有時門電路的輸入端多余無用，因為對TTL電路來說，懸空相當(dāng)于“1”，所以對不同的邏輯門，其多余輸入端處理方法不同。（1）TTL與門、與非門的多余輸入端的處理如圖3.2.1為四輸入端與非門，若只需用兩個輸入端A和B，那么另兩個多余輸入端的處理方法是：..&ABY&ABY&ABY+5V并聯(lián)懸空通過電阻接高電平圖3.2.1TTL與門、與非門多余輸入端的處理并聯(lián)、懸空或通過電阻接高電平使用，這是TTL型與門、與非門的特定要求，但要在使用中考慮到，并聯(lián)使用時，增加了門的輸入電容，對前級
3、增加容性負(fù)載和增加輸出電流，使該門的抗干擾能力下降；懸空使用，邏輯上可視為“1”，但該門的輸入端輸入阻抗高，易受外界干擾；相比之下，多余輸入端通過串接限流電阻接高電平的方法較好。（2）TTL或門、或非門的多余輸入端的處理如圖3.2.2為四輸入端或非門，若只需用兩個輸入端A和B，那么另兩個多余輸入端的處理方法是：并聯(lián)、接低電平或接地?！?ABYA≥1BY并聯(lián)接低電平或接地圖3.2.2TTL或門、或非門多余輸入端的處理（3）異或門的輸入端處理..異或門是由基本邏輯門組合成的復(fù)合門電路。如圖3.2.3為二輸入端異或門，一輸入端為A，若另一輸入端接低電平，則輸出仍為A；若另一輸入端接高電平，
4、則輸出為A，此時的異或門稱為可控反相器。=1A=1AY=AY=A+5V圖3.2.3異或門的輸入端處理在門電路的應(yīng)用中，常用到把它們“封鎖”的概念。如果把與非門的任一輸入端接地，則該與非門被封鎖；如果把或非門的任一輸入端接高電平，則該或非門被封鎖。由于TTL電路具有比較高的速度，比較強的抗干擾能力和足夠大的輸出幅度，在加上帶負(fù)載能力比較強，因此在工業(yè)控制中得到了最廣泛的應(yīng)用，但由于TTL電路的功耗較大，目前還不適合作大規(guī)模集成電路。2、CMOS門電路CMOS門電路是由NMOS和PMOS管組成，初態(tài)功耗也只有毫瓦級，電源電壓變化范圍大+3V～+18V。它的集成度很高，易制成大規(guī)模集成電路
5、。由于CMOS電路輸入阻抗很高，容易接受靜電感應(yīng)而造成極間擊穿，形成永久性的損壞，因此，在工藝上除了在電路輸入端加保護(hù)電路外，使用時應(yīng)注意以下幾點：（1）器件應(yīng)在導(dǎo)電容器內(nèi)存放，器件引線可用金屬導(dǎo)線、導(dǎo)電泡沫等將其一并短路。..（2）VDD接電源正極，VSS接電源負(fù)極（通常接地），不允許反接。同樣在裝接電路，拔插集成電路時，必須切斷電源，嚴(yán)禁帶電操作。（3）多余輸入端不允許懸空，應(yīng)按邏輯要求處理接電源或地，否則將會使電路的邏輯混亂并損壞器件。（4）器件的輸入信號不允許超出電源電壓范圍，或者說輸入端的電流不得超過10mA。（5）CMOS電路的電源電壓應(yīng)先接通，再接入信號，否則會破壞輸入
6、端的結(jié)構(gòu)，工作結(jié)束時，應(yīng)先斷輸入信號再切斷電源。（6）輸出端所接電容負(fù)載不能大于500pF，否則輸出級功耗過大而損壞電路。（7）CMOS電路不能以線與方式進(jìn)行連接。另外，CMOS門不使用的輸入端，不能閑置呈懸空狀態(tài)，應(yīng)根據(jù)邏輯功能的不同，采用下列方法處理：①對于CMOS與門、與非門，多余端的處理方法有兩種：多余端與其它有用的輸入端并聯(lián)使用；將多余輸入端接高電平。如圖3.2.4所示。&AY+VDD&AY+VDD圖3.2.4CMOS與非門多余輸入端的處理②對于CMOS或非門，多余輸入端的處理方法也有兩種：多余端與其它有用的輸入端并聯(lián)使用；將多余輸入端接地。如圖3.2.5所示。..≥1AY
7、+VDD≥1AY+VDD圖3.2.5CMOS或非門多余輸入端的處理三、實驗儀器與器材1、THD-4型數(shù)字電路實驗箱2、GOS-620示波器3、器材：74LS00四-2輸入與非門74LS54四-2-3-3-2輸入與或非門74LS86四-2輸入異或門四、實驗內(nèi)容與步驟1、TTL與非門的邏輯功能及應(yīng)用芯片的引腳號查法是面對芯片有字的正面，從缺口處的下方（左下角），逆時針從1數(shù)起。芯片要能工作，必須接電源和地。本實驗所用與非門集成芯片為74LS00四-二輸入與非門
