EDA分頻器的設(shè)計.doc

EDA分頻器的設(shè)計.doc

ID:55631308

大?。?09.00 KB

頁數(shù):5頁

時間:2020-05-21

EDA分頻器的設(shè)計.doc_第1頁
EDA分頻器的設(shè)計.doc_第2頁
EDA分頻器的設(shè)計.doc_第3頁
EDA分頻器的設(shè)計.doc_第4頁
EDA分頻器的設(shè)計.doc_第5頁
資源描述:

《EDA分頻器的設(shè)計.doc》由會員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在教育資源-天天文庫

1、EDA實(shí)驗報告學(xué)院:班級:學(xué)號:指導(dǎo)老師:姓名:一、實(shí)驗?zāi)康模簩W(xué)習(xí)數(shù)控分頻器的設(shè)計,分析和測試方法。二、實(shí)驗原理:不同的分頻比,數(shù)控分頻器就是用計數(shù)值可并行預(yù)置的加法計數(shù)器設(shè)計完成的,方法是將數(shù)控分頻器的功能就是當(dāng)在輸入端給定不同輸入數(shù)據(jù)時,將對輸入的時鐘信號有計時器溢出位與預(yù)置數(shù)加載輸入信號相接即可。三、實(shí)驗內(nèi)容1、將4096HZ的時鐘信號分頻為1HZ的時鐘信號。實(shí)驗原理圖:實(shí)驗源程序:libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsi

2、gned.all;entitydvfisport(clk_in:instd_logic;fout:outstd_logic);end;architectureoneofdvfissignalcnt:integerrange0to2048;signalclk_out:std_logic;beginprocess(clk_in)beginifclk_in'eventandclk_in='1'thenifcnt=2048thencnt<=0;clk_out<=notclk_out;elsecnt<=cnt+1;en

3、dif;endif;endprocess;fout<=clk_out;endone;功能仿真波形圖:實(shí)驗引腳圖:實(shí)驗箱上工作情況:當(dāng)CLOCK5接4096HZ的時鐘信號時,揚(yáng)聲器每秒鐘響一次。1、如實(shí)驗內(nèi)容1將4096HZ的時鐘信號分頻為2HZ、8HZ、16HZ的時鐘信號。2、編寫四選一MUX,可用按鍵控制選擇分頻后的某時鐘。實(shí)驗原理圖:實(shí)驗源程序:libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitydvfis

4、port(clk:instd_logic;s:instd_logic_vector(1downto0);clk_out:outstd_logic);end;architectureoneofdvfissignalclk1_out:std_logic;signalclk2_out:std_logic;signalclk3_out:std_logic;signalclk4_out:std_logic;signalcnt2048:integerrange0to2048;signalcnt1024:integerra

5、nge0to1024;signalcnt256:integerrange0to256;signalcnt128:integerrange0to128;beginfen1:process(clk)beginifclk'eventandclk='1'thenifcnt2048=2048thencnt2048<=0;clk1_out<=notclk1_out;elsecnt2048<=cnt2048+1;endif;endif;endprocess;fen2:process(clk)beginifclk'event

6、andclk='1'thenifcnt1024=1024thencnt1024<=0;clk2_out<=notclk2_out;elsecnt1024<=cnt1024+1;endif;endif;endprocess;fen8:process(clk)beginifclk'eventandclk='1'thenifcnt256=256thencnt256<=0;clk3_out<=notclk3_out;elsecnt256<=cnt256+1;endif;endif;endprocess;fen16:p

7、rocess(clk)beginifclk'eventandclk='1'thenifcnt128=128thencnt128<=0;clk4_out<=notclk4_out;elsecnt128<=cnt128+1;endif;endif;endprocess;xuan:PROCESS(s)BEGINCASEsISWHEN"00"=>clk_out<=clk1_out;WHEN"01"=>clk_out<=clk2_out;WHEN"10"=>clk_out<=clk3_out;WHEN"11"=>clk

8、_out<=clk4_out;WHENOTHERS=>NULL;ENDCASE;ENDPROCESS;END;功能仿真波形:實(shí)驗引腳圖:實(shí)驗箱上工作情況:CLOCK5接4096HZ的時鐘信號,按鍵1、鍵2使輸入分別為00、01、10、11,揚(yáng)聲器輸出聲音頻率分別為1HZ、2HZ、8HZ、16HZ。一、實(shí)驗總結(jié)與心得1、實(shí)驗中遇到難題要多思考,爭取獨(dú)立解決問題,實(shí)在不懂要求助同學(xué)或老師。2、注意end

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動畫的文件,查看預(yù)覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡(luò)波動等原因無法下載或下載錯誤,付費(fèi)完成后未能成功下載的用戶請聯(lián)系客服處理。