資源描述：
《VHDL程序練習(xí)題(含問題詳解).doc》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、VHDL程序填空題(一)在下面橫線上填上合適的VHDL關(guān)鍵詞，完成2選1多路選擇器的設(shè)計。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;1MUX21ISPORT(SEL:INSTD_LOGIC;A,B:INSTD_LOGIC;Q:OUTSTD_LOGIC);ENDMUX21;2BHVOFMUX21ISBEGINQ<=AWHENSEL=’1’ELSEB;ENDBHV;(二)在下面橫線上填上合適的語句，完成BCD-7段LED顯示譯碼器的設(shè)計。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYBCD_7SEG
2、ISPORT(BCD_LED:INSTD_LOGIC_VECTOR(3DOWNTO0);LEDSEG:OUTSTD_LOGIC_VECTOR(6DOWNTO0));ENDBCD_7SEG;ARCHITECTUREBEHAVIOROFBCD_7SEGISBEGINPROCESS(BCD_LED)3IFBCD_LED="0000"THENLEDSEG<="0111111";ELSIFBCD_LED="0001"THENLEDSEG<="0000110";ELSIFBCD_LED="0010"THENLEDSEG<=4;ELSIFBCD_LED="0011"THENLEDSEG<
3、="1001111";ELSIFBCD_LED="0100"THENLEDSEG<="1100110";ELSIFBCD_LED="0101"THENLEDSEG<="1101101";ELSIFBCD_LED="0110"THENLEDSEG<="1111101";ELSIFBCD_LED="0111"THENLEDSEG<="0000111";ELSIFBCD_LED="1000"THENLEDSEG<="1111111";ELSIFBCD_LED="1001"THENLEDSEG<="1101111";ELSELEDSEG<=5;ENDIF;ENDPROCESS;EN
4、DBEHAVIOR;(三)在下面橫線上填上合適的語句，完成數(shù)據(jù)選擇器的設(shè)計。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYMUX16ISPORT(D0,D1,D2,D3:INSTD_LOGIC_VECTOR(15DOWNTO0);SEL:INSTD_LOGIC_VECTOR(6DOWNTO0);Y:OUTSTD_LOGIC_VECTOR(15DOWNTO0));END;ARCHITECTUREONEOFMUX16ISBEGINWITH7SELECTY<=D0WHEN"00",D1WHEN"01",D2WHEN"10",D3WHEN
5、8;END;(四)在下面橫線上填上合適的語句，完成JK觸發(fā)器的設(shè)計。說明：設(shè)計一個異步復(fù)位/置位JK觸發(fā)器，其真值表如下：INPUTOUTPUTPSETCLRCLKJKQ01XXX110XXX000XXX不定11上升沿01011上升沿10111上升沿11翻轉(zhuǎn)11上升沿00保持LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYJKFF1ISPORT(PSET,CLR,CLK,J,K:INSTD_LOGIC;Q:OUTSTD_LOGIC);ENDJKFF1;ARCHITECTUREMAXPLDOFJKFF1ISSIGNALTEMP:STD
6、_LOGIC;BEGINPROCESS(PSET,CLR,CLK)BEGINIF(PSET='0'ANDCLR='1')THENTEMP<='1';ELSIF(PSET='1'ANDCLR='0')THENTEMP<='0';ELSIF(PSET='0'ANDCLR='0')THENNULL;9(CLK'EVENTANDCLK='1')THEN10(J='0'ANDK='0')THENTEMP<=TEMP;ELSIF(J='0'ANDK='1')THENTEMP<='0';ELSIF(J='1'ANDK='0')THENTEMP<='1';ELSIF(J='1'ANDK='
7、1')THENTEMP<=11;ENDIF;ENDIF;ENDPROCESS;Q<=TEMP;END;(五)在下面橫線上填上合適的語句，完成計數(shù)器的設(shè)計。說明：設(shè)電路的控制端均為高電平有效，時鐘端CLK,電路的預(yù)置數(shù)據(jù)輸入端為4位D，計數(shù)輸出端也為4位Q，帶同步始能EN、異步復(fù)位CLR和預(yù)置控制LD的六進(jìn)制減法計數(shù)器。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;EN
